二进制程序整型符号转换缺陷的动态检测方法

针对符号转换错误引起缓冲区溢出的这类缺陷提出了一种面向二进制程序整型符号转换缺陷检测方法。以二进制插桩框架为基础,利用类型推断方法识别整型变量的符号类型信息,得到内存相关库函数中为冲突类型的参数的集合,并将其作为潜在的整型符号转换缺陷候选集。在中间代码层面插入检测代码做运行时检测,最终确定真正的整型符号转换缺陷。原型系统Sconvcheck的实验结果表明：该方法可以有效地检测出程序中的整型符号转换缺陷,并准确地定位错误发生的位置,而且误报率较低。     

手把手教你学单片机的C语言程序设计（五）

常量是在程序执行过程中其值不能改变的量。常量的数据类型有整型、浮点型、字符型和字符串型等．C51编译器还扩充了一种位（bit）标量。     

手把手教你学单片机的C语言程序设计（十三）

数组基本数据类型(如字符型、整型、浮点型)的一个重要特征是只能具有单一的值。然而,许多情况下我们需要一种类型可以表示数据的集合,例如:如果使用基本类型表示整个班级学生的数学成绩,则30个学生需要30个基本类型变量。如果可以构造一种类型来表示30个学生的全部数学成绩,将会大大简化操作。C语言中除了基本的的数据类型(例如整型、字符型、浮点型数据等属于基本数据类型)外,还提供了构造类型的数据,构造类型数据是由基本类型数据按一定规则组合而成的,因此也称为     

地震数据的无损压缩存储

为解决地震数据的无损压缩存储问题,研究了多种地震数据标准以及整型和浮点型数据的无损压缩算法.在此基础上,提出了地震数据的无损压缩存储方法.该方法通过分析多种地震标准的内部结构特点,有针对性地对整型和浮点型数据分别进行无损压缩.在保证了地震数据文件中各参数、标识等信息不被破坏的条件下,最大限度地减小了地震数据文件的大小.试验证明,本方法不仅对整型数据而且对于浮点型数据都可以做到无损的数据压缩与还原.     

日本已制成的若干台电子数字计算机的性能表

称}FACOM召22HITAC一103FACOM一41HITACwe3OITOSBAC一100体三极管120001500400020006000元件晶体二极管50000 2500变咸元件890015000250002000制长数数点豁字小重复频率换路十进制符号十12位定点,浮点200千周静态二进制符号 47位浮点,定点2邃千周动态十进制符号 7位定点,浮点200千周静态十进制符号 12位定点,浮点230千周动态十进制12位 符号定点,浮点210千周静态狱姗姗5.60定点浮点0 .350 .83 .3浮点减法 法 法0 .16定点0 .40.婆一1.30.邵0。30 .921 .81 .80 .806 .84 .06 .55 .71 .36 .8定点0 .304.邓6 .33加乘除度︵毫秒︶二…     

基于整型DCT变换的图象编码研究

为了既能保证图象无失真压缩，又能提高编码效率，给出了一种新的基于整型可逆DCT变换的嵌入式编码方法，并实现了基于DCT的无失真编码和有失真编码方案的完美结合，该算法是首先通过计算DCT浮点变换的整数可逆矩阵分解，从而得到可以整数实现的可逆矩阵变换，然后再利用得到的分解矩阵依次对图象样本进行变换；最后将变换得到的系数用多种高效编码方法进行编码，实验结果表明，该新方法用于无损压缩编码时，整型DCT明显好于浮点DCT，而且没有残差的编码问题；用于有损压缩编码时，两者的编码效果相近。     

基于全局和局部搜索的整型权值神经网络混合学习算法

提出基于全局搜索(差分进化算法)和局部搜索(模式搜索)的混合型神经网络学习算法(DEPS),并采用查找逼近法对sigmoid函数进行优化。实验部分采用曲线逼近和纱线图片分类两个实验,并与基本差分进化算法(ODE)和可再生动态差分进化算法(RDDE)在算法效率和性能进行对比、验证,说明算法的有效性。最后对整型和浮点型神经网络进行速度测试比较,说明整型权值神经网络在计算速度上远远快于浮点型权值神经网络。经算法训练后的神经网络更适合于结构精简、速度快的嵌入式系统。     

浮点格式转换的分析与实现

针对不同类型浮点数表示不尽相同,不同机型浮点格式的转 换不仅涉及阶码和尾数的表达,还涉及到浮点数存储的方式、位和位域操作等实现起来较繁 琐的问题,分析了其存储方式的异同,开发了一个CBitArray位数组类,结合VAX机型浮点数 与微机浮点数的转换,说明了该方法可简洁方便地实现不同类型浮点格式的转换。     

C51的结构体数据在单片机编程中的应用

随着单片机应用领域的逐渐扩展和显示、通信技术的不断进步,单片机开发所要求的人机界面越来越丰富,以单片机为核心应用的产品已由纯实用向功能化、可视化、网络化发展。HMI(人机界面)技术及产品在近两年成为发展最快的领域。为了实现以更多的人机交互信息、更清晰的仪表硬件描述为特征的HMI功能,相应地,单片机编程中的参数量及参数类型不断增加,仅有基本类型变量(如位、字节、整型、浮点型、指针型)和数组变量已不能完全有效地表达参数的特性。使用C51编译支持的一种结构体(struct)数据类型,可有效地解决许多编程中所面临的种种数据结构…     

785机双倍字长浮点算术运算的算法

本文提出了在785机上实现双倍字长浮点算术运算的算法。在双倍字长向量浮点和的算法中,用“回收法”解决了在向量寄存器的内部单元中,不能分别“对阶”的问题。浮点和、差、积的精确度是94位,浮点例数的精确度93位。     

一种嵌入于微处理器的8位乘加器的设计

给出了一种嵌入于微处理器,8bit×8bit+20bit并行MAC单元的设计;该设计可完成8bit整数或序数的乘法或乘加运算,具有整数乘加运算的饱和检测和饱和处理功能;设计中采用了一种新型Booth编码方法;对部分积压缩阵列进行了优化,将累加值作为一个部分积参与部分积压缩阵列的累加运算,节省了一级超前进位加法器;压缩阵列采用了一种新型4∶2压缩器,进一步缩短了延时,节省了面积。     

基于整数小波变换和子带比特平面编码的图象压缩算法

在分析图象整数小波变换的基础上 ,提出了基于子带比特平面编码的压缩算法 .该算法将整数小波系数按子带分为若干比特平面 ,称之为子带比特平面 ,并采用简单高效的率失真优化算法确定子带比特平面的编码顺序 ,且这一顺序与图象无关 .按此顺序对子带比特平面进行自适应 MQ算术编码 ,便得到嵌入式压缩码流 .该算法可以从无损到有损 ,以任意倍率或质量进行图象压缩 ,压缩效率达到了浮点 EZW算法和 JPEG2 0 0 0整数小波编码方案的水平 ,而速度远快于这两者的速度 .该算法还具有复杂度低 ,占用内存少的优点 .     

基于混沌序列的通用数字图像加密算法

为有效保护数字图像的信息,提出一种基于混沌序列的通用的数字图像加密算法。先根据密钥及图像大小产生一个混沌序列,然后根据子密钥及图像类型将其转换为无符号整数序列,最后再依次与对应的像素值进行异或运算以实现置换加密。应用评价指标对加密效果与安全性进行分析。理论分析与实验结果表明,该算法密钥空间大,具有良好的加密效果、安全性与统计特性,且抗干忧能力较强。     

A numerically stable fragile watermarking scheme for authenticating 3D models

This paper analyzes the numerically instable problem in the current 3D fragile watermarking schemes. Some existing fragile watermarking schemes apply the floating-point arithmetic to embed the watermarks. However, these schemes fail to work properly due to the numerically instable problem, which is common in the floating-point arithmetic. This paper proposes a numerically stable fragile watermarking scheme. The scheme views the mantissa part of the floating-point number as an unsigned integer and operates on it by the bit XOR operator. Since there is no numerical problem in the bit operation, this scheme is numerically stable. The scheme can control the watermark strength through changing the embedding parameters. This paper further discusses selecting appropriate embedding parameters to achieve good performance in terms of the perceptual invisibility and the ability to detect unauthorized attacks on the 3D models. The experimental results show that the proposed public scheme could detect attacks such as adding noise, adding/deleting faces, inserting/removing vertices, etc. The comparisons with the existing fragile schemes show that this scheme is easier to implement and use.     

用位操作编制遗传算法程序的一种技术

针对遗传算法编程中存在的计算效率问题 ,提出了一种基于位操作 (Bit Operation)编、解码技术 ,利用计算机储存单元中数据内码直接进行操作 ,无需作Decimal Binary之间的转换 ,可有效地提高计算过程中储存单元的利用率和计算效率 ;并给出了基于位操作的交换 ,变异等基因操作的计算方法。     

一种高性能子字并行乘法器的设计与实现

提出了一种支持子字并行的乘法器体系结构,并完成了其VLSI设计与实现。该乘法器在16 bit阵列子字并行结构的基础上,扩展了有符号与无符号之间的混合操作,采用多周期合并技术,实现了32 bit宽度的子字并行,并支持子字模式的乘累加,同时采用流水线设计技术,能够在单周期内完成4个8×8、2个16×16或1个32×16的有符号/无符号乘法操作。0.18 μm的标准单元库的实现表明该乘法器既能减小面积又能提高主频,是硬件消耗和运算性能的较好折衷,非常适用于多媒体微处理器的设计。     

Sorting Unsigned Permutations by Weighted Reversals,Transpositions, and Transreversals

Reversals, transpositions and transreversals are common events in genome rearrangement. The genome rearrangement sorting problem is to transform one genome into another using the minimum number of given rearrangement operations. An integer permutation is used to represent a genome in many cases. It can be divided into disjoint strips with each strip denoting a block of consecutive integers. A singleton is a strip of one integer. And the genome rearrangement problem turns into the problem of sorting a permutation into the identity permutation equivalently. Hannenhalli and Pevzner designed a polynomial time algorithm for the unsigned reversal sorting problem on those permutations with O(log n) singletons. In this paper, first we describe one case in which Hannenhalli and Pevzner’s algorithm may fail and propose a corrected approach. In addition, we propose a (1+ε)-approximation algorithm for sorting unsigned permutations with O(log n) singletons by reversals of weight 1 and transpositions/transreversals of weight 2.     

遗传算法的参数设计与性能研究

利用无符号整数数组代替传统的字符串进行二进制编码，用改进的适应度函数、自适应交叉率、自适应变异率取代传统的适应度数和固定的交叉率及变异率来改进遗传算法，并与基本遗传算法进行了实验比较，结果证明改进的遗传算法显著提高了收敛性能，并且具有很强的自适应能力。     

基于流水线重构技术的16x16位乘加器的设计

比较了几种16x16位乘加器的实现方法,给出了一种嵌入于微处理器的基于流水线重构技术的16x16位乘加器的设计方案,该设计可完成16bit整数或序数的乘法或乘加运算,并提高了运算的速度,减少了面积。利用CadenceEDA工具对电路进行了仿真,仿真结果验证了设计的准确性。