集成电路版图的电路提取

集成电路版图提取为精确估计电路性能提供了可靠的手段。主要介绍了版图电路提取的各种方法及其优缺点。最后,着重介绍了一种新的层次式版图电路提取方法。     

VLSI版图验证算法的固化研究

ＶＬＳＩ电路芯片集成度的不断增加，使得设计趋于复杂化，这就对版图验证工具的处理能力与性能提出了进一步的要求，运用特殊的硬件将版图验证的某些算法固化，利用其中内在的并行性来获得处理速度的提高是一类非常有效的方法，本文提出了一种用于在版图验证算法中得到广泛运用的线扫描算法中边排序操作的硬件实现。并且在ＦＰＧＡ上进行了验证，整个系统实现于一块ＰＣ机的扩展卡上，测试的结果表明，对于排序的操作，硬件实现的速     

VLSI版图验证系统中参提取方法的研究

本文研究了ＶＬＳＩ版图验证系统中电阻及电容提取的方法，总结了各种方法的优缺点，并给出了当前参数提取方面的研究向和发展趋势。     

VLSI版图验证系统中参数提取方法的研究

本文研究了VLSI版图验证系统中电阻及电容提取的方法，总结了各种方法的优缺点，并给出了当前参数提取方面的研究动向和发展趋势。     

面向VLSI版图复用技术的二维层次式压缩算法

面对 VLSI生产工艺的不断更新 ,利用已有的版图 ,迅速获得适应新工艺的新版图 ,已成为市场上实际的需求 .提出的基于约束图的压缩算法 ,是面向全芯片压缩的二维压缩算法 .它采用层次式压缩策略 ,“落叶池”等新的数据结构 ,在压缩过程中放松模块间的连线 ,具有自动加入拐弯的功能 .从两个例子的压缩结果 ,可以看出这是一个实用的新压缩算法     

面向VLSI版图复用技术的二维层次式压缩算法

面对VLSI生产工艺的不断更新,利用已有的版图,迅速获得适应新工艺的新版图,已成为市场上实际的需求.提出的基于约束图的压缩算法,是面向全芯片压缩的二维压缩算法.它采用层次式压缩策略,"落叶池"等新的数据结构,在压缩过程中放松模块间的连线,具有自动加入拐弯的功能.从两个例子的压缩结果,可以看出这是一个实用的新压缩算法.     

VLSI版图设计中的一种优化总体布线方法

本文针对国际上已有的多种BBL总体布线方法进行了研究,提出了一种更有效的基于多子图定向合并生成的布线算法,并在国家重点工程“熊猫系统中实现.实验结果比较表明:我们的总体布线优化技术优于已有的BBL总体布线工具.     

用边界元法提取VLSI版图电阻

介绍了ＶＬＳＩ版图验证中电阻提取的基本原理和主要方法，给出了一种新颖的基于边界元法的电阻提取算法。该算法采用变节点单元，较好地解决了实际问题中经常出现的角点问题。通过应用该算法对几个实例进行提取，证明使用本文的算法不仅在精度上而且在占用ＣＰＵ时间上都取得了令人满意的效果     

CEXTOR——一个适合MOS集成电路工艺的电路提取程序

本文描述了一个用于MOS集成电路工艺的电路提取程序CEXTOR.CEXTOR将集成电路的版图自动地转换为适合作精确电路模拟的电路描述.该程序能进行内部连接电阻,内部节点电容和晶体管尺寸的计算.本文提出的由矩形局部替代任意多边形的技术和连接与电阻同时提取的方法都改善了电路提取的速度.目前,CEXTOR已由FORTRAN-77编制程序,并在PCS,QU-68000计算机上实现.     

VLSI版图综合中的P／G网实体优化布线

本文提出了一种在通道内将Ｐ／Ｇ网与信号网的实体布线一体化考虑的优化布线策略，目的是在保证１００％布通的前提下，完成Ｐ／Ｇ网的平面化实体嵌入和信号网的实体布线，并使Ｐ／Ｇ走线对信号网走线的影响尽可能小。算法以提高布线区利用率、减小通道高度和减少通孔数为目标，实现总体性能的优化。系统实现的结果表明，本文算法所采用的策略是可行的、有效的。     

VLSI互连寄生电容准三维多极加速提取

随着VLSI向深亚微米发展,需要快速而精确地计算互连寄生电容以保证高性能电路设计的正确性.本文介绍一个单介质准三维电容提取软件.在位势理论建立的间接边界积分方程中,它在导体表面采用线电荷近似面电荷的思想简化3-D结构,并采用多极加速法进一步降低计算复杂度.由于既保留了三维形体的空间架构,又使大量电荷积分降为一维,取得了精度与速度的良好平衡.数值计算结果表明,其计算复杂性为O(n),n为边界元数.     

基于FPGA的多模式显示驱动电路设计

为了适应输入、输出显示信号的多样化，扩大显示屏的实用性，本文提出了一种基于FPGA的多模式显示驱动电路设计方案。利用FPGA对输入信号进行转换，同时嵌入自行设计的I^2C总线模块，实现了兼容接收VGA、DVI和多种电视信号，并可以支持多种显示屏的显示。     

VLSI电路划分问题的分散搜索算法

电路划分是超大规模集成电路(VLSI)设计自动化中的一个关键阶段,是NP困难的组合优化问题.本文把基于顶点移动的Fiduccia-Mattheyses(FM)算法结合到分散搜索算法框架中,提出了电路划分的分散搜索算法.算法利用FM算法进行局部搜索,利用分散搜索的策略进行全局搜索.为满足该方法对初始解的质量和多样性的要求,采用贪心随机自适应搜索过程(GRASP)和聚类相结合的方法产生初始解.实验结果表明,算法可以求解较大规模的电路划分实例,且与基于多级框架的划分算法hMetis相比,划分的质量有明显的提高.     

一种新颖的VCO电路

本文介绍了一种采用以四象限模拟乘法器作基本元件,并使用AGC环的新颖VCO电路.     

一个新的电路设计程序：TADS—C4

TADS-C4是以SPICE2GS&2G6为核心开发的电路模拟与设计程序。TADS-C4保持了SPICE的全部功能,并成功地加入了5种新的分析功能和8种新元器件。本文介绍新的分析功能和新元器件加入SPICE的原则、措施,最后给出计算实例。     

一种小型系统邮箱电路的设计

本文介绍一种采用８１５５芯片，实现双ＣＰＵ系统的邮箱电路，该电路结构简单，操作方便。既可满足系统Ｉ／Ｏ扩展，又能兼顾邮箱功能实现。     

基于边界元法的二维VLSI版图电容提取

提出了一种用边界元法计算ＶＬＳＩ版图电容的方法，通过求解二维拉普拉斯方程，直接得到版图中各种类型的电容的值。该方法提取数据准确简单，占用内存少，计算效率高，且有较高的精度。用该方法对几种典型的ＶＬＳＩ版图电容进行提取，均取得较好的结果。