基于DDR2 SDRAM的SAR成像转置存储器的FPGA实现

转置存储器(CTM)是合成孔径雷达(SAR)实时处理器的一个重要组成部分,本文提出了在基于FPGA和DDR2 SDRAM的实时成像系统中CTM的设计方法,详述了其功能和设计思想,并使用ALTERA的EP2S60F1020C5 FPGA和SAMSUNG的M378T6553CZ3 DDR2 SDRAM进行了实现和验证,同时给出了设计与实现中应注意的若干问题.     

星载SAR实时成像处理器预处理器的FPGA实现

讨论了合成孔径雷达(SAR)实时成像处理器预处理的算法,提出了一种基于FPGA的星载SAR成像处理器预处理器实现方案,并给出了详细的硬件实现。该方案将距离向预处理和方位向预处理集成在一片XQR2V1000芯片内实现,有效地减小了系统的体积和重量,增加了可靠性,同时考虑到星上环境对器件选择的限制。该方案是星载SAR实时成像处理器预处理器的一种可行的实现途径。     

基于DDR SDRAM的CTM算法与实现

高分辨率SAR实时成像的大数据量使得矩阵转置运算量激增,成为算法研究中的重要问题。本文结合DDR SDRAM的内部运行机制和读写时序,提出面向DDR SDRAM的最快列读取CTM(corner turning memory,矩阵转置)和读写均衡CTM算法,在无冗余存储器DDR SDRAM体系中获得满意的效果。     

星载SAR实时成像处理器的FPGA实现

本文提出了一种用FPGA实现星载合成孔径雷达实时成像处理器的方法,用来实现星载SAR的CS算法(或RMA算法).该实时成像处理器由7片Xilinx公司的商业FPGA实现,其中4片作为并行的处理单元;一片为CS因子的生成单元;一片为SDRAM控制单元;一片为系统的控制单元.该系统将流水处理和并行处理相结合,从而极大的减少了处理时间.同时根据算法各运算对数据的精度要求不同,将浮点运算和定点运算结合在一块,减少了硬件开销.该系统工作在100MHz时,33秒左右能完成16k*16k星载样本点的成像,并对加拿大Radarsat的雷达原始信号进行成像处理,成像质量能达到要求.     

微型SAR成像量化显示的FPGA实现

针对微型合成孔径雷达(SAR)实时成像处理机高性能、小体积、低功耗的特点和要求,提出了一种基于FPGA实现微型SAR成像灰度量化、显示驱动的设计方案.采用StratixⅡ EP2S180开发板为设计平台,并自行设计了SDRAM和VGA软核控制器.硬件实现了SAR成像压缩后的16bit数据量化为8bit灰度值,成功驱动VGA接口实时显示SAR灰度图像.     

基于CPU+GPU混合架构的实时成像系统设计与实现

雷达成像处理需要更大宽带以实现更高的距离分辨力,同时还需要更多的脉冲积累获得更高的方位像分辨力,因此雷达成像处理过程计算量巨大。如何实现未来超带宽雷达的实时成像处理是一项艰巨挑战。图形处理器(GPU)以卓越的浮点性能和访存带宽,成为并行加速应用平台的有力候选者。设计了一种基于CPU+GPU平台并面向合成孔径雷达/逆合成孔径雷达(SAR/ISAR)的实时成像系统方案,并将该方案实体化。实验表明,该成像系统能够实现实时SAR/ISAR成像,同时该实时成像系统也可用于电子对抗领域,在干扰方法和效果研究中起到重要作用。     

利用GPU实现SAR图像的并行处理

利用GPU计算处理能力,实现并行RD成像算法。提出了一种具有高并行度机载SAR实时并行成像算法实现方案。对实测数据进行成像处理结果表明,文中所提方案能够满足实时成像处理要求,同时与传统实时成像处理系统相比较,能够大幅降低硬件、软件开发成本和周期。     

实时视频采集系统的SDRAM控制器设计

描述了一种在PAL→VGA的实时视频采集系统中图像数据处理的方法.针对实时视频采集系统一般使用2片SDRAM进行乒乓缓存的方式,给出一种使用一片SDRAM的不同BANK进行乒乓操作的相对容易实现的SDRAM控制器设计方法.该方法通过充分利用SDRAM的切换BANK存取操作并采用指令计数的方式进行读写状态转换,在PAL→VGA实时视频采集系统中实现了利用一片SDRAM进行图像缓存.它在实时视频采集系统中图像数据处理方面,具有良好的应用价值.     

利用GPU实现SAR图像的并行处理

利用GPU的计算处理能力来实现并行的RD成像算法,提出了一种具有高并行度的机载SAR实时并行成像算法实现方案。对实测数据进行成像处理的结果表明,本文提出的方案能够满足实时成像处理的要求,同时与传统实时成像处理系统相比较,能够大幅度的降低硬件成本和软件开发成本和周期。     

一种适用于小型平台SAR的实时成像系统

针对小型化SAR成像处理器的特点,提出了一种具有性能高、体积小、实用化的实时处理系统的设计方案。从分析处理芯片、处理板并行体系结构的选择出发,给出了一种合理的SAR实时成像系统的硬件实现方案及具体实现方法。针对小型化SAR的成像特点,采用一种子孔径补偿的改进型RD成像算法,该算法具有运算量较小、补偿效果好的特点,并提出了软件设计的优化方案。     

合成孔径雷达实时成像转置存储器的两页式结构与实现

该文介绍了合成孔径雷达实时成像处理器转置存储器的基本工作原理,讨论了转置存储器的两种主要结构:三页式结构和两页式结构,并指出了这两种结构各自的优缺点。重点介绍了两页式转置存储器结构的典型应用,给出了以双数据率同步动态内存（DDR SDRAM）作为主存储器构成的两页式转置存储器的电路结构和实现结果。     

一种机载SAR成像实时角度补偿方案

为了解决载体的偏航、俯仰和滚转误差难以完全补偿的问题,提出一种利用SINS＋GPS组合导航信息的机载SAR成像实时角度补偿方案。成像处理启动时刻记录载体的姿态信息作为基准,成像过程根据导航信息实时补偿天线指向,计算准确的下视角和斜视角。挂飞实验证明,这种角度补偿方案能够为实时成像提供准确的输入参数,提高成像质量。     

一种机载SAR实时成像信号处理系统的设计

提出了一种基于VME总线的机载SAR实时成像信号处理系统的设计方案。方案充分考虑了SAR实时成像所需的数据处理能力和传输带宽，在硬件设计上采用了由多片DSP组成的紧耦合分布式并行处理结构，有效地解决了大量数据传输带来的数据瓶颈问题。同时结合具体的成像算法，给出了详细的软件设计流程。     

一种用于SAR成像的数据存储系统设计方法

针对合成孔径雷达(SAR)成像回波数据量巨大和存储器资源利用率偏低的问题,提出一种双倍数据速率动态随机存储器(DDR)的存储装置,并设计一种原位转置的存储方法。该方法首先比较雷达回波数据距离向和方位向的长度,通过预留出距离向和方位向中较长数据的单行或者单列所占用的存储空间来提高存储器读地址和写地址逻辑映射的灵活性,有效地实现了大数据量的片内转置操作,提高了双倍数据速率动态随机存储器(DDR)的资源利用率,并将分块子矩阵地址映射方法和跨页地址映射方法应用于原位转置中,有效地提高了SAR回波数据转置的访问效率。仿真实验结果表明,该数据存储系统在满足成像实时性的同时降低了一半的DDR存储器的用量,提高了DDR的资源利用率,降低了成本,目前已成功应用于多种模式的SAR成像处理中。     

合成孔径雷达成像处理的并行实现方法

本文提出了一种实现合成孔径雷达（SAR）成像处理的并行距离／多普勒算法，该算法能有效地提高SAR的成像处理速度，是实现SAR实时成像处理的有效途径，该算法尤其适合于超级并行机（MPP）及工作站和微机构成的群机系统进行并行计算。实验结果表明该并行算法能有效地减少SAR成像处理的运算时间。最后给出了原始数据的成像结果。     

基于GPU的SAR实时并行成像处理

结合RD成像算法的特点和GPU的计算处理能力,提出了一种具有高并行度的机载SAR实时并行成像处理方案。对实测数据进行成像处理的结果表明,本文提出的方案能够在不损失分辨率及成像精度的基础上,满足实时处理的要求,同时与传统实时成像处理系统相比较,能够大幅度的降低硬件成本。     

用ADSP21062高速信号处理系统实现机载SAR实时成像处理器的方位向处理

机载SAR实时成像处理器可以在载机飞行的同时获得高分辨率的SAR图像,对于实时监测、军事侦察等应用具有重要意义。实时成像处理器就是用高速数字信号处理系统来实时地实现SAR的成像算法。该文介绍SAR实时成像处理器方位向处理部分的研制,该部分采用了自行开发的、基于ADSP21062的高速信号处理系统,8片ADSP21062被安排在4个并行处理通道中,具有960MFLOPS的峰值处理速度,优化的软件设计保证了硬件资源的利用效率。仿真测试和外场实验证明了该系统的设计是成功的。该文对方位向处理部分的实现原理、硬件结构、软件设计进行了详细介绍。