关于功能模拟器生成环境的研究

为了满足专用指令集处理器的发展和产品上市时间缩短的需要，功能模拟器的自动生成方法受到越来越多的关注。该文介绍了一种体系结构描述语言xpADL驱动的模拟器生成环境，它由xpADL、模拟器生成器和函数库三部分组成。XpADL对目标体系结构的行为和组成进行描述。然后牛成器对描述文件进行解析。将其转化为树型抽象表示并生成相应的体系结构相关部分，这部分和函数库组成了功能模拟器。在实验部分，通过StrongArm和PISA两种．体系结构的功能模拟器的自动生成，证明了方法的正确性和有效性。该文的研究结果对于嵌入式系统的设计具有重要的指导意义。     

面向TTA结构的可重定向周期精确模拟器的设计与实现

给出了一种面向传输触发体系结构的可重定向周期精确模拟器的设计与实现。该模拟器能够在不修改的情况下，对不同的TTA硬件体系结构设计进行高效的模拟。同时提供了方便的用户自定义扩展指令的添加接口。为了加快模拟速度，提出了一种预解释模拟机制。     

ArmSim全系统模拟器的设计与实现

模拟器作为嵌入式系统研究的基础研发工具,可辅助系统体系结构调优、软硬件协同设计.本文实现了具有良好配置性及可扩展性的ArmSim模拟器,该模拟器是针对ARM处理器的全系统模拟器,可在其上运行和调试ARM应用级和系统级的目标程序.本文详细描述ArmSim的设计与实现细节.     

传输触发体系结构指导下的ASIP自动生成

提出传输触发体系结构（TTA）指导下的专用指令集处理器自动生成方法,可有效地解决指令集生成、可重定向编译和微结构设计等问题. TTA只包括一种指令即传输指令,避免了指令集生成的问题;在该方法的软件工具链中,语义翻译和调度相互独立,调度器无需关心语义,解决了可重定向编译的问题;微结构设计遵循统一模板,其寄存器传输级描述可自动生成.另外,针对应用的性能优化与连接优化过程是自动完成的.在密码算法领域的应用验证了该方法的有效性.     

周期精确ASIP仿真器生成环境的研究

周期精确仿真器是ASIP(专用指令集处理器)开发过程中的关键工具.介绍了一种由体系结构描述语言mtADL驱动的周期精确ASIP仿真器的快速生成环境.mtADL可以简洁精确地描述嵌入式领域最常见的2种微体系结构(简单流水线和Tomasulo动态调度流水线).仿真器生成器mtGEN能够根据mtADL的描述,自动生成周期精确的仿真器.介绍了mtGEN使用的自动生成算法.在实验部分,对5级流水MIPS、3级流水ARM7和动态调度MIPS这三种差异很大的处理器实现了周期精确仿真器自动生成,从而证明了方法的正确性和有效性.     

M5模拟器的内核分析及应用

由美国密歇根大学发布的M5模拟器,是一个针对计算机系统级体系结构进行研究的模块化的仿真平台.它除了能够支持仿真单处理器结构外,还提供了强大的对包含多个处理器的多系统级体系结构进行仿真的功能.本文详细分析了M5模拟器的仿真内核、仿真机制和基本模型,并以一个存储器调度算法为例说明该模拟器对于处理器建模的完备支持.     

一种基于可重定向编译器的功耗优化框架

当今,低功耗设计成为系统设计中的关键问题之一,而编译中的低功耗优化也成为系统设计中的一个重要环节.文章针对传统功耗优化缺乏通用性的缺点,提出一个基于可重定向编译器的功耗优化框架.该框架通过对编译生成的二进制目标码进行横向再调度来降低指令总线上的高低电位切换次数,从而达到降低系统功耗的目的,并且,基于xpADL的支持,为该框架提供不同的体系结构描述,可以生成针对不同体系结构的功耗优化代码.以IA-64体系结构为例,在其仿真器Ski上作了大量实验,实验表明,对于静态代码,该框架的优化可达25%左右,对于动态代码,该框架可以达到30%以上的优化.因此,该框架的优化是行之有效的,并且具有相当的可扩展性.     

体系结构模拟器在处理器设计过程中的作用

随着摩尔定律趋于终结,处理器性能的提升越来越依赖于处理器微体系结构的优化改良,而处理器微体系结构的优化改良离不开体系结构模拟器的辅助,因此体系结构模拟器在现代和未来的高性能处理器设计中的作用越来越重要.具体地,体系结构模拟器可以辅助进行处理器微结构探索、芯片逻辑验证、硅后验证环境搭建、系统软件开发等工作.首先,介绍了开源模拟器与处理器设计的关系,并指出开源模拟器在辅助进行处理器设计方面的不足,同时对处理器厂商使用模拟器辅助进行处理器设计的方法和经验进行了分析总结.其次,对用于处理器微结构优化和改进的性能模拟器的校准方法进行了总结,然后对模拟器的纵向和横向优化方法进行了总结.最后,对新型异构模拟器进行了总结,并对未来模拟器的发展和基于模拟器进行处理器设计的方法进行了总结和展望.     

基于龙芯CPU的多核全系统模拟器SimOS-Goodson

随着片上多核结构成为当前高性能微处理器发展的趋势,目标工作负载也变得多样化,传统的用户级模拟器已不能适应未来体系结构的研究需要.基于SimOS全系统模拟环境,设计并实现了龙芯CPU的片上多核全系统模拟器SimOS-Goodson.在SimOS-Goodson的设计中运用了时序与功能分离的组织形式,并采用了一种新的值预测校验算法来解决模拟环境中的存储一致性问题.经过与真实硬件环境进行交叉校正,保证了模拟器的可信度与准确度.与用户级模拟器相比,SimOS-Goodson保持了高速、灵活的优点,又具备精确、全系     

支持集成的软构件库设计与实现

支持集成的软构件库系统在对软构件进行增、删、改、查的基础上增加系统建模和软构件集成和部署的辅助功能。软构件库对软构件按照改进的刻面分类策略进行分类，通过系统建模形成软构件的描述模型从而生成检索条件，在库中检索到所需软构件后在系统生成器中完成软构件的集成和部署。     

可重定向编译器中的体系结构描述与代码调度

采用了XML这种表达能力强,语法无二义的语占对体系结构进行描述,重点分析了编译器在代码调度阶段实现可重定向性的手段,以及体系结构描述如何高效地支持代码调度。     

An approach to instruction set compiled simulator development based on a target processor C compiler back-end design

Many instruction set simulation approaches place the retargetability and/or cycle-accuracy as the key features for easier architectural exploration and performance estimation early in the hardware development phase. This paper describes an approach in which importance of speed and controllability is placed above the cycle-accuracy and retargetability, thus providing a better platform for software development. The main idea behind this work is to associate the compiled simulator effort with the development of the C language compiler for the target embedded processor, using the knowledge related to compilers and reusing some common software elements. Through the prototype design of a compiled simulator for the Cirrus Logic Coyote DSP architecture, many implementation aspects are presented showing that this approach has great potential.     

用于光刻伺服盘电路调试的信号仿真器的设计

为满足光刻伺服磁盘驱动器电路调试的需要，本文设计了一种信号仿真器，由任意波形发生器和磁盘信号源库在相关软件的辅助下来仿真较为复杂的各类磁盘驱动器信号。同传统的函数发生器或用硬件来实现的信号仿真手段相比，其更具有适应性和灵活性。文中详细分析了仿真器的硬件结构和软件构造，并介绍了它在光刻伺服磁盘驱动器电路调试中的实际应用。     

一种硬件事务存储系统模拟环境的研究与实现

针对事务存储技术研究中的模拟实验问题,实现了一种专门用于硬件事务存储系统的模拟环境,该模拟环境采用执行驱动模拟方式,支持全系统模拟,利用系统结构模拟器Simics和多核扩展包GEMS实现多核处理器相关部件的功能和性能模拟,在此基础上扩展实现硬件事务存储系统各部件的建模和模拟,以模块化的方法支持多种事务存储系统的模拟实验和性能评价.论文在分析事务存储和系统结构模拟技术的基础上,讨论了事务存储系统模拟环境的设计思路和方案,给出了该模拟环境的组成结构,并通过一种目标事务存储系统结构和一组测试程序对模拟环境进行了实验测试.     

Using Dynamic Runtime Testing for Rapid Development of Architectural Simulators

Architectural simulator platforms are particularly complex and error-prone programs that aim to simulate all hardware details of a given target architecture. Development of a stable cycle-accurate architectural simulator can easily take several man-years. Discovering and fixing all visible errors in a simulator often requires significant effort, much higher than for writing the simulator code in the first place. In addition, there are no guarantees that all programming errors will be eliminated, no matter how much effort is put into testing and debugging. This paper presents dynamic runtime testing, a methodology for rapid development and accurate detection of functional bugs in architectural cycle-accurate simulators. Dynamic runtime testing consists of comparing an execution of a cycle-accurate simulator with an execution of a simple and functionally equivalent emulator. Dynamic runtime testing detects a possible functional error if there is a mismatch between the execution in the simulator and the emulator. Dynamic runtime testing provides a reliable and accurate verification of a simulator, during its entire development cycle, with very acceptable performance impact, and without requiring complex setup for the simulator execution. Based on our experience, dynamic testing reduced the simulator modification time from 12–18 person-months to only 3–4 person-months, while it only modestly reduced the simulator performance (in our case under 20 %).