一种宽带直接频率合成器的设计

本文介绍一种高性能的宽带直接频率合成器的设计方法,可实现频率合成器的高分辩率。在S波段,该合成器在偏离载波1kHz时相位噪声优于-124dBc／Hz,杂散抑制达到70dBc,变频时间小于200ns。     

一种高分辨率低杂散频率合成器的研制

提出了一种基于改进型三重调节算法的高分辨率、低杂散的频率合成方法,采用DDS AD9850研制实现了在92．1-120．499 MHz既保证信号高分辨率又能够改善其杂散指标的频率合成器．理论分析和实验结果表明,在步进100 Hz时,杂散指标优于-70 dBc,相噪指标优于-102 dBc/Hz@1 kHz．     

Ka波段全相参雷达收发射频前端系统组件研制

提出了一种Ka波段全相参雷达收发前端电路的设计方法,该设计方法综合考虑了收发变频本振(频综)和收发射频前端电路的特点和设计要求,对上/下变频的频率分配进行优化规划,充分利用了直接数字频率合成(DDS)、锁相环(PLL)和FPGA等的优点,从而既降低本振的实现难度,又可在频谱纯度(相噪和杂散水平)与变频时间等关键技术指标上得到了较高的综合表现。基于此,研制实现了一款性能优良的Ka波段全相参雷达收发前端系统组件,该组件已成功地应用在某Ka波段全相参雷达系统中。实测结果表明:当S/C波段的PLL本振源最小步进15 MHz、带宽480 MHz时,发射端杂散电平小于-65 dBc,接收端杂散小于-70 dBc,相噪水平优于-94 dBc/Hz@1 kHz,系统最大变频(频差480 MHz)时间小于15 μs。     

X~Ku波段宽覆盖捷变频频率合成器研制

提出了一种宽相对覆盖、低相位噪声的捷变频频率合成方法。该方法首先利用混频锁相环方法进行宽带锁相得到低相噪性能与捷变频性能,进而针对混频锁相环在宽覆盖情况下环路带宽急剧变化而导致系统相噪和捷变频性能下降的问题,提出实时调节锁相环电路的鉴相增益,以对压控振荡器的等效压控增益非线性进行补偿,从而实现在宽覆盖范围内锁相环环路带宽基本保持恒定,即确保所覆盖范围内低相噪性能与捷变频性能的一致性。基于本方法研制实现的11.1~13.1 GHz,最小步进10 MHz的宽覆盖合成器全范围环路带宽基本保持在600 kHz,输出信号相噪优于-83 dBc/Hz@1kHz,捷变频时间小于10 μs。     

伪随机序列快速跳频频率合成器的研制

军用跳频通信系统为了提高抗干扰能力和达到高的通信性能,要求跳频频率合成器具有高的跳频速度、低的相位噪声和杂散电平,同时输出频率按照伪随机序列跳变.本文介绍了一种伪随机序列快速跳频频率合成器.本跳频频率合成器采用直接数字频率合成技术(DDS)和锁相频率合成技术(PLL)相混合的形式产生高精度、高稳定的频率输出.该频率合成器的输出频率按m序列快速跳变,输出信号带宽为:350～510MHz,相位噪声优于-90dBC/Hz/1KHz,杂散电平优于-60dB.该频率合成器能应用于军用跳频通信系统,改善通信系统的抗干扰能力.     

频率合成器的设计与实现

直接数字频率合成(DDS)是一种以固定的精确时钟源为基准,利用数字处理模块产生频率和相位均可调的输出信号的技术.为实现直接数字频率的合成,以美国Intel公司的DDS芯片8254和ATEML公司的芯片AT89C51为核心部件,给出一款频率合成器的设计方案.用户通过拨码开关输入所需频率信号的数据,利用单片机寻址相应的频率控制字,输入DDS芯片内核,通过改变调用ROM表中频率控制字的地址,来实现输出频率跳变的目的,同时在DDS输出端增加一个低通滤波器和放大器,可达到抑制杂散同时对输出信号进行放大,最终得到所要求的输出波形.     

Design and Implementation of Frequency Synthesizer

直接数字频率合成(DDS)是一种以固定的精确时钟源为基准,利用数字处理模块产生频率和相位均可调的输出信号的技术.为实现直接数字频率的合成,以美国lntel公司的DDS芯片8254和ATEML公司的芯片AT89C51为核心部件,给出一款频率合成器的设计方案.用户通过拨码开关输入所需频率信号的数据,利用单片机寻址相应的频率控制字,输入DDS芯片内核,通过改变调用ROM表中频率控制字的地址,来实现输出频率跳变的目的,同时在DDS输出端增加一个低通滤波器和放大器,可达到抑制杂散同时对输出信号进行放大,最终得到所要求的输出波形.     

一种新型超高频射频识别阅读器的信号源设计

介绍一种使用相控阵天线的超高频射频识别(UHF RFID)阅读器发射机的设计方案,并设计了适用于此发射机的信号源.该信号源采用STM32F407作为主控芯片,根据波束形成算法,应用直接数字频率合成技术,能够产生满足阅读器要求的信号.实际测试结果显示:此信号源的每路输出在1 GHz频率范围内的杂散抑制为-50dBc,频偏100kHz处的相位噪声为-100.6 dBc/Hz,能够输出调制深度为90%的ASK调制信号.输出滤波器100MHz带宽内的衰减小于-3 dB,在300 MHz以上频率范围内的衰减大于-40 dB.该信号源能够完全适用于相控阵天线UHF RFID阅读器,对于提高UHF RFID阅读器的读写距离及RFID技术的广泛应用具有参考价值.     

DDS频谱分析与杂散预测软件包

直接数字合成器(direct digital synthesizer,DDS)是近年来迅速发展起来的频率合成技术,具有频率分辨率高、频率捷变等诸多优点。但其缺点是杂散抑制性能较差。分析了理想DDS的频谱结构,给出了杂散频谱的产生机理,并据此开发了图形化的频谱分析与杂散预测软件包。测试结果与理论值的对比说明了该软件包的正确性,并对基于DDS技术的频率源设计具有一定的实用性和指导意义。     

基于ADS仿真的P波段频综器设计与实现

针对某机载电子设备的需求,研制了低相噪、低杂散的P波段捷变频频综器.在提出频综器的总体设计方案的基础上,对P波段跳频基准模块的环路滤波器设计及杂散产生进行了探讨,运用ADS软件对P波段跳频基准模块的相位噪声、杂散及锁相时间进行了仿真设计,最后给出了工程实现结果.测试结果表明：各点单边带相噪总体优于110 dBc/Hz,杂散优于75 dBc,完全满足指标要求.     

用FPGA实现直接数字频率合成

用FPGA实现直接数字频率合成在成本和灵活性方面比购买专用DDS更具优势,本文介绍了利用XILINX的FPGA器件(2S100-TQ144)实现直接数字频率合成器的工作原理、设计思路及电路实现方法。并对DDS的杂散来源作出定性分析,给出了实验结果。     

直接数字频率合成器中的相位噪声分析

相位噪声和杂散性能是制约直接数字频率合成器(DDS)用于高稳定频率源的关键指标。文中给出了一种全新思维,定量分析了DDS中由相位截断引起的杂散谱及由相位截断、ROM存储器有限字长和DAC性能对其相位噪声性能的影响。     

直接数字式频率合成器的谱质研究

采用严格的数学方法，对理想直接数字式频率合成器的频谱作了分析，推导出相位误差信号的谱函数，分析了分布规律，得出了相位舍位条件下直接数字式频率合成器杂散分布的规律性。     

Low spurious noise frequency synthesis based on a DDS-driven wideband PLL architecture

An S-band frequency synthesizer for a stepped-frequency radar is presented. This frequen- cy synthesizer is based on a direct digital synthesizer （ DDS ） -driven wideband phase-locked loop （PLL） architecture which can achieve low spurious noise and rapid frequency hopping simultaneous- ly. The mechanism of introducing high level spurs by the images of DDS digital to analog convertor （DAC） output is analyzed. A novel DDS frequency planning method is proposed to ensure low col- ored noise within the entire bandwidth. The designed output frequency range is 3. 765 -4. 085 GHz, and the step size is 5 MHz with frequency agility of less than 1 μs. Measured results demonstrate that the average spurious free dynamic range （SFDR） is about 64 dBc in a 320 MHz bandwidth.     

DDS阵列频率源技术研究

杂散抑制差和输出频率低是DDS的两大缺点,并且随着输出带宽的增加杂散性能更加恶化。传统的解决方法是采用更好的算法和改进DDS芯片本身的结构。该文在分析了DDS杂散性能和输出带宽相互制约的DDS阵列方法基础上,尝试了一种新的解决办法——DDS阵列方法。同时还分析了这种方法的性能,并通过实验验证了其可行性。     

基于DDS的高精度频率信号源

该文主要研究用直接数字频率合成DDS技术实现高精度频率信号源,利用红外遥控技术完成了高精度频率信号源的人机接口设计.实验结果表明,所研制的高精度频率信号源性能稳定、频谱纯度较高以及频率稳定度较高等优点.     

基于FPGA和DDS技术的扩频调相信号发生器的设计

提出一种基于FPGA和DDS技术的扩频调相信号发生器的设计方案,用以模拟产生中频扩频调相信号,并模拟无线通信信道特性,包括噪声特性、多普勒效应及功率特性.该信号发生器具有设计灵活、仿真度高的特点,可作为一种通用扩频信号源使用.     

基于DSP Builder的数字调制解调器设计

通过对二进制相移键控调制解调原理的分析,提出基于DSP Builder的DDS设计方案.采用DSP Builder完成调制、解调模型,载波信号用DDS信号源生成.电路硬件结构简单,易于实现;采用模块化设计具有快速、高效的特点,相关参数可灵活调整;通过仿真其结果达到预期效果.