CMOS集成电路及其应用

<正> 一、概述 1.CMOS电路——八十年代的集成电路在半导体集成电路发展过程中,MOS电路与双极型电路一直在激烈竞争而又相互促进。对于MOS电路来说,主要的薄弱环节在于速度,CMOS电路就是MOS与双极型竞争的一种必然产物。七十年代大规模集成电路发展过程中,NMOS工艺成了“优选工艺”。微处理器、随机存取存贮器和只读存贮器等等大都采用NMOS工艺。到了七十年代后期,在NMOS工艺的基础上,CMOS工艺逐步完善,因而在速度、集成度和微功耗方面不断地创造新的纪     

CMOS集成电路ESD设计

主要介绍了人体的静电模型和IC中ESD(Electric Static Discharge)保护设计的防护电路以及注意事项,包括输入端口两级ESD保护结构和版图要求,输出端、电源与地之间的ESD保护设计,ESD保护可以增强电路的可靠性。同时简要介绍了输入、输出端口电源、地,以及必须遵循的ESD规则。     

高速CMOS电路简介(三)——高速CMOS电路的功耗

<正> CMOS集成电路的最大优点是低功耗.在静态的情况下,高速CMOS电路的功耗比相同功能的LSTTL电路低5至7个数量级.处于开关状态时,金属栅和高速硅栅CMOS电路的功耗正比于器件的工作频率.这是由于在工作频率越高、器件的开关次数越多的情况下,每次电压跳变均要消耗功率,所以功耗随着频率的提高而增大.本文首先讨论产生HCMOS和LSTTL电路功耗的各个因素.然后对54/74HC系列电路和LSTTL电路的功耗进行比较,最后讨论由器件的封装决定的功耗极大值.     

超大规模集成电路设计基础 第五讲 CMOS本单元电路

<正> 反相器也是CM-OS VLSI 电路中的最基本的单元电路。常用的CMOS 静态反相器有三种,如图5.1所示。CMOS 反相器是由一对互补的MO-SFET 组成的。通常     

CMOS集成电路的ESD测试

文章介绍了CMOS集成电路ESD的概念和静电的产生,研究了ESD测试的常用模型HBM、MM,分析了常用测试组合,说明了CMOS集成电路ESD测试的重要性。     

高速CMOS电路简介(二)——54/74HC高速CMOS与其他类型集成电路的接口

<正> 在许多场合,54/74HC高速CMOS电路需要与其他类型逻辑集成电路或控制电路接口.HCMOS可以方便地与54/74LS、CD4000标准CMOS和10,000ECL等各种逻辑电路接口.逻辑接口可以分为两个主要的类型:采用同一电源电压的接口和采用不同电源电压的接口.后一种情况,通常需要一些电平转移电路,但有许多实用的电路可以使这一步骤大大简化.在一般情况下,上述两种接口类型只需要很少的外部线路或者不需要外部线路.一、54/74HC与TTL的接口高速CMOS电路的工作电源电压为2～6伏,因而可以在同一个5伏电源电压下与TTL电路接口.HCMOS与TTL的连接可以是TTL输出驱动CMOS输入或CMOS输出驱动TTL输入.这两种情况的接口都十分简单.     

高速CMOS电路简介(四)——高速CMOS电路的交流特性

<正> 为了进一步了解高速CMOS电路性能,本文对高速CMOS电路的交流特性规范进行讨论.规范制定的原则,在多数场合下可以直接应用到设计中去.由于受篇幅的限制,本文只讨论其性能随电源电压、负载和温度的变化规律,并给出了在任何场合下决定传输延迟时间的几个简单方法.最后,比较了HCMOS、LSTTL、CD4000和标准CMOS电路的性能.     

CMOS接口电路

<正> CMOS IC 因为具有功耗低、单双电源工作、电压范围宽、噪声容限大等优点,因此作为设计系统装置时的逻辑组件使用是很适合的。在一个系统装置中,除CMOS IC 组件外常常还有其他元器件,因此CMOS与这些元器件之间如何进行连接是很重要的。所谓接口电路是指逻辑电平不同的组件或组件与元器件相互连接的电路。本文按三部分作简单介绍:一、与非CMOSIC 组件(NMOS、TTL,ECL)的接口电路;     

CMOS集成电路故障检测方法

CMOS集成电路具有功耗低、抗干扰性能好、电源电压范围宽等优点,因而在计算机、通信、航空航天、遥测遥控及工业自动控制等各个领域里获得越来越广泛的应用.由于CMOS电路在结构上具有互补对称的独到之处,当电路发生故障时也有其特殊性,有时用经典的逻辑方法难以检测.掌握正确而有效的检测方法,特别是在没有CMOS电路专用测试设备的情况下,对于缩短采用CMOS器件的新产品     

CMOS大规模集成电路制造工艺

一.引言CMOS 集成电路即互补 MOS 型集成电路,系指在同一块半导体村底片上制造 n 型和 P 型两种不同导电沟道的 MOS 场效应晶体管,从而构成的集成电路。与 PMOS 及 NMOS 相比,CMOS 电路有一系列优点。CMOS倒相器在两种不同的逻辑状态下总有一个晶     

CMOS模拟集成电路版图设计

由于模拟集成电路的性能与版图设计密切相关,着重介绍了CMOS模拟电路版图设计的一般思路,优化器件结构和平面布局使寄生效应对电路性能的影响降至最低。     

CMOS集成电路设计技术研究

本文介绍一种基于CadenceEDA工具进行全定制设计的方法与流程，并阐明如何在全定制CMOS集成电路设计中提高设计成功率。     

浅谈CMOS集成电路的IDDQ测试

介绍了IDDQ测试的基本原理和主要测试方法,CMOS IC本质上是电流可测试的,IDDQ测试可有效地提高产品质量,降低芯片生产价格,并且它对失效响应分析(FEA)是非常有用的。     

CMOS掉电保护电路

为提高单片机运行的可靠性，在片内增加掉电保护电路，可以检测电源电压的降低状况，并按规定的要求在电源电压降至下限阈值时启动内部复位产生器，从而复位CPU并保证使CPU处于复位状态直至电源电压恢复正常，重新正常上电复位开始正常工作。该CMOS掉电保护电路由取样电阻、1．2V参考电压源和CMOS电压比较器组成，并结合片内复位逻辑完成排电保护功能。     

CMOS标准单元电路技术

微电子技术的发展使在一个芯片上所能集成的器件数越来越多,今天已经能把几十万个器件做在一个芯片上。过去大量的电路间连线都变成为芯片内部联线。从而使中、小规模产品系列的通用性发展成为LSI产品系列的专用性。系统的大量设计工作转化为LSI的设计。因而简化LSI设计以缩短开发周期和保证设计一次成功是LSI设计迫切需要解决的问题。     

CMOS电路系统设计概要

<正> 同样一个逻辑功能可以用不同类型的器件来实现,例如可以用TTL电路来实现,也可以用CMOS电路来实现。又例如TTL的D型触发器和CMOS的D型触发器从逻辑功能的角度来说,可以完全相同,但从电路结构,电路参数和特性上来说却又不尽相同,或者截然不同。一个成功的系统设计既应是逻辑的巧妙组合,也应是电路的协调耦合。如果试图拿着一张逻辑图到处乱套,这是肯定要碰钉子的。本文将向系     

正确使用CMOS电路

在使用CMOS电路时,首先会识别管脚排列,CD4000系列采用双列直插式塑料封装,一般有14脚、16脚、18脚和24脚几种,常用的是14脚与16脚。它采用弧形凹口标     

CMOS分频电路的设计

本文讨论了用于高速串行收发系统接收端的时钟分频电路的设计.通过对扭环计数器工作原理的分析,提出了一种基于类扭环计数器的分频电路,该电路可以模式可选的实现奇数和偶数分频,并达到相应的占空比.所设计电路在SMIC0.18um CMOS工艺下采用Cadence公司的Spectre进行了仿真,结果显示电路可对1.25GHz时钟完成相应分频.     

低功耗CMOS电路的设计

ＣＭＯＳ电路功耗主要由动态功耗决定。笔者较详细地分析了影响功耗的主要因素，并着重介绍了低功耗器件的设计方法。     

CMOS集成电路电气参数测试方法研究

随着大规模集成电路自动测试设备的出现,自动测试技术被广泛应用,实现了高效率的集成电路产品验证,这就使得应用自动测试设备有了一定的流程。首先对CMOS集成电路电气参数的典型测试流程进行介绍,然后对基本测试方法及可能的测试结果逐项加以说明。