并行结构的AVS帧内预测编码器

分析了AVS高清实时帧内编码的实现难点,提出一种基于并行流水的AVS帧内预测编码器硬件架构.提前模式抉择,实现整数变换和量化模块的流水处理,以及预测部分的六路并行数据通路的流水处理,提高了数据处理能力.另外,在分析AVS帧内预测各模式算法的基础上,将亮度块和色度块具有相同预测值求解算法的模式共用同一个预测器,优化资源利用.实验结果表明,该电路在49 MHz时钟下工作时,能够实时编码1280×720,25帧/s的视频图像.     

基于AVS的广播式手机电视系统

提出并实现了一种基于AVS的广播式手机电视系统,包括音视频数据的实时编码、系统层复用、T-DMB信号发射与接收、PC及手机平台的解码回放等,重点介绍了音视频编码器中的AVS视频编码算法的优化和复用器的实现,通过实验对编码器的性能进行了测试,对播放端的播放效果进行了分析。实验结果表明,AVS能够很好地应用于手机电视。     

基于TMS320DM642的AVS算法的移植以及优化

针对3前基于DSP的AVS编码器的重要性以及其在进行实时编码方面不足的问题,提出了一种有效的移植优化方案.该方案结合DSP自身硬件的特点,并充分考虑到VC平台和CCS开发平台之间的差异,采用步步为营,采用层层深入的思路,从移植到初级优化,再到进一步优化对AVS编码器进行了移植和优化.在此过程中,还简单的介绍了AVS编码器的关键技术和DM642芯片.仿真测试结果表明,该方案能有效提高AVS编码器在DSP板上的编码效率,并最终达到了实时编码的要求.     

AVS熵编码器的VLSI设计

针对AVS实时高清编码器的设计要求,提出了一种高效的AVS熵编码器的VLSI设计方案.首先,基于硬件的流水线操作和计算的并行性,修改原有的针对软件设计的串行算法为具有一定并行度的并行算法;其次,考虑硬件实现的代价,简化了熵编码器在模式决策阶段预编码的VLSI设计,因为预编码只计算编码系数所用比特数,而无需知道编码码字;而且,对于简化的预编码,熵编码所涉及的查表运算都可以改为只使用逻辑判断来实现,大大节约了硬件的存储空间;同时,数据流使用8像素并行的流水线设计,每个时钟处理8个系数,更进一步提高了硬件处理速度.AVS熵编码器包括Zig-Zag扫描得到每个系数的Run和Level,查询当前码表得到每个(Run,Level)的CodeNumber和得到每个CodeNumber的比特串,此流程与其他编码器的VLC类似,所以该VLSI设计同样适用于其他编码器,如H. 264AVC和MPEG24.软件测试和RTL仿真的结果都符合AVS编码标准和满足硬件加速的要求.     

基于FPGA的AVS帧内预测电路设计

提出了一种AVS高清视频编码器帧内预测模块硬件结构。通过对AVS帧内预测各个预测模式的分析,设计了帧内预测编码流水线结构和模式预测运算单元电路。根据各预测模式的编码运算关系,合理安排流水线结构,采用8 bit数据并行流水处理,实现了高清视频帧内预测实时编码。将除Plane模式之外的其他预测模式采用同一硬件电路来实现,对运算比较复杂的Plane模式单独设计了硬件结构,节省了硬件资源。     

基于OpenMP的AVS并行编码算法研究与实现

为了提高新一代音视频编解码技术标准AVS的编码速度,利用OpenMP在多核处理器平台上研究并实现了AVS的GOP级、条带级,帧级和基于任务队列模型的帧级并行编码算法.对CIF格式的视频序列进行了测试,在四核处理器平台上加速比最高能达到3.82x.另外,基于任务队列模型的帧级并行算法在保持图像质量不变的基础上解决了帧级并行算法加速比偏低的缺点.实验结果表明,OpenMP是一种简单而有效的并行化编程工具,基于OpenMP的各个AVS并行编码算法与原串行算法相比,编码速度都有显著提高.     

基于异构多核处理器的H.264并行编码算法

H.264视频编码标准计算复杂度较高,难以完成高清视频的实时编码。为此,提出异构多核DM6467平台的H.264并行编码算法。综合DM6467内部各个硬件加速引擎的依赖关系和存储器特点,设计宏块级并行编码算法,通过分析多slice模式流水线的特点,以及数字信号处理器和ARM双核任务分配,提出合并流水线、核间负载均衡的优化方案。实验结果表明,优化后的编码器效率提高18%,能实现在DM6467平台上1080P的实时编码。     

基于C6415的AVS实时编码系统研究与实现

在研究AVS视频编码压缩技术特点和TMS320C6415 DSP性能的基础上,设计了一种基于TMS320C6415的AVS实时编码系统,该系统采用高性能的AVS视频编码标准,能实现视频图像的实时压缩.主要阐述了系统的硬件结构和软件设计,并对AVS的视频编码程序进行了优化.     

基于同构多核处理器的H.264多粒度并行编码器

H.264码率低和视频质量高的优越性能以增加编码计算的复杂度为代价,如何开发适用于多核处理器平台的并行编码算法是提高其编码速度的重要研究内容,对于满足高清视频实时传输和大规模共享具有十分重要的意义.利用H.264开源编码器项目X264,在片级和数据级并行编码算法的基础上,通过分析图像帧之间的参考关系,提出并实现了B帧个数可变的帧级并行算法;根据宏块之间的参考关系,设计了一种类似流水线的宏块级并行方法;基于Intel同构多核平台,提出融合帧级、片级、宏块级和数据级4种不同粒度的并行编码方案,开发了H.264多粒度并行编码器.实验结果表明,在码率增加不大的情况下,H.264多粒度并行编码器可以很好地提升编码加速比,视频编码质量符合高质量的要求.     

AVS全I帧视频编码器的FPGA实时实现

AVS视频编码标准是我国自主知识产权的信源编码标准。完成了AVS视频编码器在FPGA平台上的设计与实现。考虑硬件平台的结构特点,采用可重用设计和流水线设计对编码器进行优化,保证了流水线的高效运行以及硬件资源的最优利用。通过ISE软件仿真和Xilinx公司Vritex-4 pro平台验证,最高工作频率可达110 MHz,满足CIF分辨率下I帧在FPGA硬件平台的实时编码要求。     

一种基于AVS视频编码的快速帧间预测模式选择算法

由于在AVS1-P2中采用了多种预测模式的帧间预测技术,但为了使编码器性能最优,需要对所有帧间候选模式进行遍历,以便从中选择最适合的模式,这无疑会大大增加编码器的计算复杂度。为了快速的进行帧间预测,根据AVS1-P2帧间预测模式的特点提出了一种快速的帧间预测模式选择算法,其特点是将基于全零块的提前中止准则与基于纹理特性的预测模式尺寸预选准则相融合来加快编码速度。实验结果表明,与AVS1-P2参考软件rm52h相比较,该方法在保持比特率和图像质量基本不变的同时,可显著减少编码器的计算复杂性。     

基于多条带HEVC并行编码器的负载均衡算法

针对在均匀条带划分的HEVC并行视频编码器中出现的负载失衡问题,提出了一种基于多条带HEVC并行编码器的负载均衡算法。从编码参数入手,通过分析量化参数、参考帧数目和图像组等因素与编码耗时之间的关系,提出了一种基于编码参数的编码时间预测模型。以位置上和时间层上相邻已编码帧的编码信息为基础,以实际编码参数为依据,根据编码时间预测模型进行当前帧编码时间的预测,从而以当前帧的预测时间为依据,进行多条带HEVC并行编码器的负载均衡操作。实验结果表明,与现有均匀条带划分方法相比,提出的方法能够提升加速比9.23%左右,而编码的性能损失几乎可以忽略不计。     

基于x264实现H.264的时域可伸缩编码

介绍一种以开源编码器x264为基础,在其上实现H.264的时域可伸缩编码的设计方案和实现.实现时域可伸缩编码的NAL单元切片类型重定义,编码顺序重排,并增加了所需的语法结构,编码器能够实现QVGA格式的实时时域可伸缩编码.     

基于AVS-M的帧间模式快速选择算法

AVS-M是中国自主制订的数字音视频编码系列标准(AVS)中的移动视频编码标准。AVS-M采用了可变块尺寸运动估计和率失真优化模式判决,增加了编码器的复杂度。针对AVS-M帧间预测多预测块模式的特点,文中提出一种选择预测块模式的方法,可以有效地减少判决的模式数量。实验结果表明,该方法保证了视频质量,提高了编码器的编码速度。     

基于TM1300的H.263编码器的实现

为了实现实时甚低比特率视频编码器,提出了基于TM1300实现的H.263编码器算法改进和优化的关键方法,总结出TM1300上优化改进算法的一些方法和经验,并由此实现了实时的H.263编码器,达到了较好的效果。     

一种AVS亚像素运动估计快速算法

为提高图像的质量和压缩率,AVS视频标准中的运动补偿精确到了1/4像素,但采用亚像素全搜索算法的计算量太大,导致整个编码器的编码速率很低。针对该问题,提出一种新的亚像素运动估计快速算法,在保证图像质量的同时,使亚像素搜索点数减少53.0%~ 76.5%,视频序列总编码时间节省了23%~33%。     

基于RCS精确预估的机动目标切片仿真方法*

给出了一种基于目标RCS精确预估的机动目标SAR图像切片仿真方法。详细介绍了目标几何建模、电磁计算、目标成像的整个流程,并将仿真图像与MSTAR图像数据进行了对比。仿真实验结果表明,该方法有效解决了机动目标多参数空间SAR图像数据的获取问题。     

H.264编码器在TMS320DM642平台上的底层优化

在分析H.264编码器的结构和复杂度之后,提出了结合TMS320DM642性能特点的一些优化方法。这些方法提高了程序代码的并行性和存储器的访问效率,其中重点介绍了算法中比较耗时的半像素插值、绝对误差和(SAD)等关键模块的线性汇编优化。通过实验结果表明,优化过的编码器基本可以实现CIF格式视频流的实时编码。     

AVS视频编解码标准中预测编解码技术的硬件设计与实现

AVS标准是由2002年6月成立的"数字音视频编解码技术标准工作组"联合国内从事数字音视频编解码技术研发的科研机构和企业制定完成的,一套适应面十分广阔的技术标准。目前,视频解码器的实现的主要方法有:1)基于PC的软件实现;2)基于DSP的嵌入式系统实现;3)基于可编程逻辑器件的专用芯片实现。通用PC机非专用于视频处理,所以实现效率不高,而DSP虽然灵活性强,但是在性能以及性价比上不及FPGA。因此,FPGA平台是目前实现视频应用系统的理想平台。介绍AVS视频压缩标准,帧内预测部分的算法,帧内预测器系统的硬件实现;给出系统仿真和综合情况。