共查询到20条相似文献,搜索用时 46 毫秒
1.
概要介绍NIOS Ⅱ处理器,详述NIOS Ⅱ处理器中定制指令的硬件实现和软件接口。并结合实例说明在进行SOPC设计时,可以把强实时软件算法或费时的软件计算作为定制指令,加入到NIOS Ⅱ处理器指令集中,提高系统性能。 相似文献
2.
网络处理嚣是专门为网络处理而设计的处理嚣,其指令集是软硬件的界面,指令集的设计对性能有较大的影响.本文提出了一种针对高频率指令对-HFIP的组合优化方法,该方法充分利用了网络处理器基准程序里指令执行过程中的动态相关性,开发了simpIescalar模拟嚣的指令格式里未使用的空住作为新指令的扩展域.采用量化的方法对实验结果进行分析.模拟结果显示该方法合理有效,在提高网络处理器性能的同时有效降低指令cache的功耗.实现性能/功耗的权衡. 相似文献
3.
为提高嵌入式处理器对计算密集型应用的处理能力,并增强定制指令的适应性,提出一种面向多任务的定制指令模式自动化提取方法.该方法以目标应用的热点代码数据流图集合作为分析对象,通过流图频率加权的方式实现目标任务的优先级调整,并挖掘隐藏于任务程序热点中的频繁计算模式作为定制指令模式.安全加密和媒体处理优化实例结果表明,该方法可提高定制指令的适应性和利用率,其优化效果优于传统独立设计方式. 相似文献
4.
AES专用指令处理器的研究与实现 总被引:1,自引:0,他引:1
随着加密算法在嵌入式可信计算领域的广泛应用,如何提高其执行效率成为研究的热点问题.高级加密标准 (AES) 凭借其在安全性、费用开销和可执行性等方面的内在优势,成为使用最为广泛的对称密钥加密算法.采用指令集架构 (ISA) 扩展优化的方法对AES算法进行指令扩展优化.基于电子系统级(ESL)方法设计流程,使用基于LISA语言的处理器生成工具构建了一个高效AES专用指令处理器(AES_ASIP)模型,最终实现于FPGA中.经过一系列的仿真和验证,对比ARM处理器指令集架构,实验结果显示AES_ASIP以增加少许硬件资源为代价,提高了算法58.4x%的执行效率并节省了47.4x%的指令代码存储空间. 相似文献
5.
数字信号处理软件中循环程序在执行时间上占有很大比例,用指令缓冲器暂存循环代码可以减少程序存储器的访问次数,提高处理器性能。在VLIW处理器指令流水线中增加一个支持循环指令的缓冲器,该缓冲器能够缓存循环程序指令,并以软件流水的形式向功能部件派发循环程序指令。这样循环程序代码只需访存一次而执行多次,大大减少了访存次数。在循环指令运行期间,缓冲器发出信号使程序存储器进入睡眠状态可以降低处理器功耗。典型的应用程序测试表明,使用了循环缓冲后,取指流水线空闲率可达90%以上,处理器整体性能提高10%左右,而循环缓冲的硬件面积开销大约占取指流水线的9%。 相似文献
6.
7.
由于没有充分考虑候选子图间重叠、包含等相关关系,按照现有指令扩展方法选出的扩展指令可能无法带来预期的性能收益.详细讨论了子图相关关系和处理方法,并提出相应的指令扩展算法.在子图识别时,根据延迟约束合并相互包含的子图,根据重叠结点的位置合并重叠子图,缩小搜索空间;在子图压缩时,根据子图相关关系动态地调整候选子图的性能收益,减少相关子图引起的估算误差.此外,还根据剩余候选子图的性能收益对时间与精度进行折中.该算法已在传输触发结构ASIP的自动设计流程中实现,实际性能加速比与预期值的平均误差仅为0.17%,远低于原先的3.6%. 相似文献
8.
介绍基于NIOSⅡ嵌入式处理器的自动指纹识别系统的实现方法;具体说明自动指纹识别系统的基本原理、硬件结构设计、用户自定制指令和SOPC系统设计;详细说明如何在SOPC开发工具中完成系统的硬件开发和在NIOSⅡIDE集成开发环境中完成系统的软件开发。 相似文献
9.
文中在分析Java虚拟机及字节码特性基础上,研究了Java处理器中的指令合并技术。对3种合并策略:2条指令的合并,3条指令的合并及4条指令的合并进行了分析比较,并分别实现了这3种合并策略。研究表明4条指令合并策略具有较高的性能/开销比。 相似文献
10.
专用处理器的指令集设计是专用处理器设计中的关键问题。SoC专用处理器指令集设计有其特殊的程序特征分析需求,迫切需要面向专用指令集设计的程序特征分析工具支持,但当前能够完全支持专用指令集设计的特征分析工具比较少,设计人员仍需人工或同时调用多种分析工具才能来获取所需特征信息,且效率低、结果不够直观,无法迅速有效地对专用指令集设计提供有效的数据支持。本文面向专用处理器指令集设计,研究并实现了一种基于程序中间表示的应用特征自动分析方法,以可视化的方式得到了程序的控制关系特征、计算特征、操作数据特征和核心运算等特征。该工具不仅可支持专用指令集设计,对于SoC编译优化、任务分配等也可以提供简明直观的辅助支持,具有一定通用性,同时提供图形化的结果显示与友好的人机界面,使用简明方便。 相似文献
11.
详细介绍了在OpenRISC上实现自定义指令的方法。开始先简要说明软核的优点,接着基于此优点讨论优化大计算量程序段的两种方法。将两种方法进行比较后,选择自定义指令并介绍实现步骤。 相似文献
12.
税控器通信软件的设计与实现 总被引:1,自引:0,他引:1
贺安坤 《计算机应用与软件》2008,25(2):173-174
税控器(fiscal processor)是国家解决税收电子化的产品之一,它能很好地实现税控功能.详细论述了税控器与宿主机之间的通信软件的设计,该方案优于国标,经实验表明功能完善,性能稳定可靠. 相似文献
13.
本文介绍了一个基于实时操作系统VxWorksEND接口的网络驱动程序PETH,它是通用网络处理器IXP1200中微引擎和StrongARM之间通信的接口。介绍了END的概念,详细分析了PETH的结构,并给出了性能测试结果。 相似文献
14.
税控器是我国税控技术体系中的一个重要组成部分,本文针对GB18240.3-2003标准的研究利用单片机进行了税控器系统的设计和实现。 相似文献
15.
本文首先在简单分析了分布式应用中影响网络通信延迟两个因素基础上,提出了颁布式S5系统中处理器间智能化通信代理实现策略及实现技术。 相似文献
16.
孙论强 《小型微型计算机系统》1994,15(2):51-55
本文针对数字信号处理,工业控制等领域中出现的数学解算及其高速和实时性的要求,提出了一种专用处理器的设计方案。并且实现了这种专用处理器。该处理器具有特别的精简指令系统,指令流和数据流分离的结构,微码控制方式,高速乘加运算部件,多寄存器堆,嵌入式协处理工作方式,可微编程序等技术特点。另外,这种处理器还具有高的性能价格比。 相似文献
17.
针对PXA处理器提出一种BLOB POST固件设计与实现方法,并已经应用于产品的批量生产.根据BLOB启动流程的特点,在BLOB下加入硬件测试代码,验证硬件设计的可行性和可靠性.结合LCD显示提高系统硬件的测试效率和直观性,实现批量生产过程中硬件测试的自动化. 相似文献
18.
《计算机应用与软件》2019,(7)
为了满足机器学习中大数据、并行计算及降低处理器与主存之间的差距等要求,设计基于自主研发的SIMT处理器的流水线cache结构。依据局部性原理与LRU替换算法相结合设计专用的伪LRU替换算法,与通用的轮询、LFU、LRU替换算法共同完成cache替换算法的可配置要求,实现处理器与主存之间的快速交互。采用Xilinx公司virtex ultrascale系列的xcvu440-flga2892-2-e FPGA芯片对设计进行综合。结果表明该结构指令cache最大时延为2.923 ns,数据cache最大时延为3.258 ns,满足SIMT处理器性能要求。 相似文献
19.
《计算机应用与软件》2016,(12)
互联网的快速发展要求网络设备能够支持每秒几百万以上分组的转发能力,实现这一功能的关键是路由表的组织结构、快速的路由查找算法和高性能的硬件平台支持。设计并实现基于众核网络处理器的高速IP包转发系统,使用Tile-Gx36众核网络处理器作为硬件平台,采用基于Hash的前缀长度和多分支Trie树的路由查找算法,借鉴基于Hash的前缀长度路由表查找算法在存储和检索上的优势,并结合基于多分支Trie树路由表查找算法的查询效率,将路由表存储于L2层缓存中,进一步提高了路由表的访问速度和查询命中率。实验结果表明,对于不同大小负载的数据包系统均能满足40 Gbps的转发速度。 相似文献
20.
《计算机应用与软件》2017,(1)
针对工业智能相机在不同工作场景的需求以及在二次开发方面的诸多不便,通过重点研究和分析基于多核ARM平台的AMP架构下主从核的启动机制,提出一种用户态从核重复加载方案,丰富了开发者解决实际工程问题的手段。以Zynq-7000为硬件平台,在双核Cortex-A9处理器上分别配置嵌入式Linux系统和Bare-Metal环境,实现了主核对从核的复位和重新唤醒控制和不同从核任务程序的自由切换,对工程应用有积极的参考价值。 相似文献