一种基于FPGA的数控振荡器设计与实现

数值控制震荡器（NCO）是一种通信领域广泛使用的装置。文章首先介绍了数值控制震荡器的工作原理，然后重点介绍一种基于现场可编程门阵列（FPGA）的NCO的电路设计。采用Verilog语言描述硬件电路，在QuartusⅡ平台上进行设计和仿真，并给出了电路的仿真波形，电路易于用FPGA器件实现，具有良好的应用前景。     

基于Virtex-5和FLASH实现FPGA的多重配置

基于软件无线电平台对FPGA程序加载使用需求,设计了一种FPGA程序重加载电路,分析了软件流程。采用EDA{技术,以Virrex一5系列现场可编程门阵列（FPGA）为核心电路,配合外围存储芯片,在ISE软件中运用VHDL硬件描述语言对1FPGA进行编程以实现设计功能,对功能进行了仿真验证。采用上述方式实现了程序重载的灵活控制。     

基于SYSGEN的OVCDMA硬件协仿真设计

介绍了一种借助SYSGEN(System Generator)和Matlab对FPGA硬件电路算法进行实时协仿真的设计。在FPGA平台上设计OVCDMA的硬件逻辑算法,并定义电路板与控制计算机的数据交换格式,利用SYSGEN的软硬件协同仿真功能,实现了对FPGA算法程序的实时仿真,验证了硬件程序的可靠性,证明了OVCDMA算法的硬件逻辑的性能。     

异步收发通信端口(UART)的FPGA实现

文章介绍了一种在现场可编程门阵列（FPGA）上实现UART的方法？首先阐述了UART异步串行通信原理．然后介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块，以及用硬件描述语言Verilog来开发UART通信接口电路的FPGA实现。系统结构进行了模块化分解，使之适应自顶向下（Top—Down）的设计方法。最后给出功能仿真结果。验证了整个设计的正确性和可靠性．     

基于SOPC的指纹识别模块设计

随着EDA技术及微电子技术的飞速发展,现场可编程门阵列（Field Programmable Gate Array,简称FPGA）的性能有了大幅度的提高。以Nios Ⅱ软核处理器为核心的SOPC（Systemon Programmable Chip）系统便是把嵌入式系统应用在FPGA上的典型例子,本文设计的指纹识别模块就是基于FPGA的Nios Ⅱ处理器为核心的SOPC设计。通过IP核技术和灵活的软硬件编程,实现Nios Ⅱ对FPGA外围器件的控制,利用SOPC Builder将Nios Ⅱ处理器、指纹读取接口UART、键盘与LCD显示接口、FLASH接口、SDRAM控制器构建成Nios Ⅱ硬件系统,后者是电源和时钟电路、SDRAM存储器电路、FLASH存储器电路、LCD显示电路、指纹传感器电路、FPGA配置电路这些纯实物硬件设计。     

采用FPGA的高速CCD相机的时钟发生器

采用IL－E2 TDI CCD做为传感器，与计算机构成了成像系统，并在计算机CRT上显示出图像。主要介绍高速CCD相机的工作时钟产生电路的设计，采用大规模集成电路FPGA实现了该工作时钟驱动电路，采用AHDL语言对工作时钟驱动电路进行了硬件描述，并利用Max Plus2软件对所设计的工作时钟驱动电路进行了仿真，最后对FPGA器件进行了编程和硬件电路调试，进而实现了整个CCD相机的控制。     

基于FPGA控制的双有源桥DC-DC变换器仿真实验平台设计

介绍了一种基于FPGA控制的逆变器仿真实验平台设计。该设计运用半实物仿真技术,在FPGA中虚拟出双有源桥DC-DC变换器（DAB）有关的实验平台,由FPGA、DSP和上位机三部分组成。FPGA采用SparkRoad FPGA,用来在内部虚拟出一个DAB变换器电路,接收控制器发来的信号,处理仿真器内部信息,最后将结果上传至上位机系统;DSP采用TMS320F28335,用来产生模拟DAB变换器电路中的IGBT开关信号,并将开关信号以PWM波的方式传给FPGA进行处理;上位机采用的是个人电脑,用来与另外两部分进行串口通信。通过性能测试,该设计达到了预期的功能。     

用FPGA实现节点测试动作群接口电路

文章用FPGA设计并实现了JTAG（即节点测试动作群）接口电路;首先介绍了JTAG的定义和引脚的定义,阐述了JTAG的结构、特点和工作原理;然后在Altera的FLEX10K100系列芯片上完成了硬件实现;用MAXPLUSII软件进行仿真验证,给出设计思路和仿真结果.     

基于FPGA的RC4加密算法设计及实现

针对通信安全问题,采用自顶向下的设计方法,设计了一种RC4算法基于FPGA的实现方式,实现了通信数据的加密传输。根据RC4加密算法的原理和设计流程,使用Verilog HDL编程语言,采用有限状态机（FSM）的编程方式实现算法,通过Modelsim SE 10.1a仿真软件进行仿真,并在FPGA开发板上进行验证。采用本文提出的FPGA设计方法实现的RC4加密算法相比软件加密方式和已有的FPGA实现方式速度有明显提高。     

基于DSP的光电编码器角度测量

用数字信号处理器（DSP）和现场可编程逻辑门阵列（FPGA）,设计光电编码器解码电路,实现增量式光电编码器信号的细分、辨向、角位移测量和方便的数据输出接口。通过仿真和工程实践证明,该设计具有可靠性高,电路简单,测量数据实时性好,精度高等优点。     

基于FPGA和VHDL的序列检测器设计

介绍了一种基于现场可编程门阵列(FPGA)的序列检测器设计方法。给出了XilinxISE集成开发软件的设计流程,应用VHDL硬件描述语言进行编程,能够较好地实现序列检测功能。     

基于PLD芯片的信号灯设计

可编程逻辑器件PLD（Programmable Logic Device）允许用户根据自己的要求实现相应的逻辑功能,并且可以多次编程,在用户设计过程中提供了更大的灵活性.常见的可编程逻辑器件有FPGA和CPLD.主要介绍数字频率计的工作原理与它的四个不同的功能模块.而信号灯设计在基于PLD芯片上进行设计,系统分为八分频组合逻辑电路、十进制计数器、输出组合逻辑电路等3个模块.     

基于DSPBuilder的双三次插值算法FPGA实现的研究

研究利用DSPBuilder来完成DSP算法在FPGA上实现的方法，与传统的DSP技术相比，FPGA在实现DSP功能上其并行设计的灵活性和高效性更具优势，研究的设计方法解决了在FPGA上通过编写硬件描述语言（HDL）实现DSP算法的设计难度大、开发周期长2个问题，在此以双三次插值算法为例，研究了这种方法的可行性。     

基于FPGA的飞控计算机多路串行通信设计

飞控计算机与外设进行多路串行通信时必须进行串口扩展,但传统的通用异步接发器(UART)扩展接口芯片引脚多、体积大,与其他器件的接口复杂。为此,采用一块现场可编程门阵列芯片,利用verilog HDL编程,设计通用异步收发器单元、数据接收控制器、数据发送控制器、双口随机存取存储器等模块,实现飞控计算机的10路串行通信,减少电路面积和功耗。在ISE9.1i上的仿真结果表明,该设计可实现数据的正确传输。     

一种SEU硬核检测电路的设计与实现

现有的现场可编程门阵列(FPGA)芯片在进行单粒子翻转(SEU)检错时,只能针对FPGA配置单元进行周期性重复擦写而不能连续检错纠错。为此,设计一种能连续检测SEU错误并实时输出检错信息的硬核检测电路。该设计改进传统FPGA芯片的数据帧存储结构,能对芯片进行连续回读循环冗余校验(CRC)。在FDP3P7芯片上的流片实现结果表明,该电路能在50 MHz工作频率下连续对芯片进行回读CRC校验,并正确输出SEU帧检错信息。     

基于RISC-V处理器的固件更新系统设计

为简化嵌入式开发人员更新RISC-V处理器固件的操作流程,提出了一种易操作、高效且稳定的固件更新系统设计方法,包括BootROM引导流程设计和在应用中编程(in-application programming,IAP)设计.在BootROM引导流程设计中,通过启动参数再配置的方法,可使此引导流程兼容多种启动模式,如SR...     

轻小型二位置光纤陀螺测斜仪惯性测量单元设计

针对油气井中井眼口径窄小、高温、高冲击等恶劣环境,采用双轴一体光纤陀螺和石英挠性加速度计作为核心传感器部件,实现了轻小型二位置光纤陀螺测斜仪惯性测量单元(IMU)。采用DSC(dsPIC30F6014A)+FPGA双CPU导航计算机方案完成导航计算和滤波算法以及IMU数据的采集、控制与传输等功能。重点介绍了系统工作原理,IMU、数据采集与接口电路和双微处理器设计等硬件结构及软件算法。样机测试结果表明:该样机达到了预期精度指标要求(井斜角精度优于±0.2°,方位角精度优于±2°,工具面精度优于±0.5°),系统的性能尺寸体积、重量等方面达到了井下测斜仪器设计要求。     

P/T系统的VHDL描述及实现

利用超高速集成电路硬件描述语言(VHDL)描述P/T系统,在EDA软件平台MAX+plusII上,对Petri网模型的VHDL描述进行编译、仿真、适配,将结果下载到可编程逻辑器件中,通过实验开发系统GW48-CK进行硬件测试。给出一个P/T系统实例——服务系统的描述及实现。仿真波形及硬件测试结果证明了该方法的正确性。     

FPGA与DDS研究可编程频率信号源设计和实现

本文介绍了使用硬件描述语言（VHDL）在FPGA中实现DDS的控制电路的新方法,这样HOST可以方便地控制并产生180M以下的任意频率及相位可调的正弦信号。本文给出了控制电路时序仿真波形,并验证了其可行性。