基于FPGA的CIC抽取滤波器设计与实现

现场可编程门阵列（FPGA）器件广泛应用于数字信号处理领域,而使用VHDL或Verilog HDL语言进行设计比较复杂。针对软件无线电中的多速率信号处理技术,提出了一种采用DSP Builder实现级联积分梳状（CIC）抽取滤波器的FPGA实现方案。软件仿真和硬件测试验证了设计的正确性和可行性。     

强震观测系统中数字抽取滤波器的实现研究

为了提高六自由度强震观测系统的集成度以及可靠性,并降低它的系统成本,用现场可编程门阵列(FPGA)芯片取代六自由度强震观测系统内的∑-Δ型A/D转换器组件中的有限冲击响应(FIR)抽取滤波器芯片CS5322。根据FPGA芯片的特点,FIR数字抽取滤波器采用分布式算法来实现,这种方法实现的基础是查找表。同时,采用部分表结构实现的分布式算法大大降低了对FPGA芯片内部系统资源的占用。用这种方法,分别设计了芯片CS5322中三级FIR抽取滤波器,并且,在1片低成本EP1C12芯片中集成了8片CS5322的功能,完成了设计目标。     

基于FPGA的CIC滤波器的设计

级联积分梳状(CIC)滤波器是一种被广泛应用于软件无线电中实现抽取或者插值的高效滤波器.它主要用于降低或提高采样率,同时也具有低通滤波的作用.CIC滤波器的主要特点是,仅利用加法器、减法器和寄存器(无需乘法运算),占用资源少,实现简单且速度高.针对软件无线电中的多速率信号处理技术,以降低采样率为例,首先简要总结了CIC滤波器的理论要点,重点介绍了基于FPGA的CIC滤波器具体设计方案和实现方法;然后运用VHDL语言在FPGA上进行了仿真、综合,仿真结果验证了设计的有效性和可行性.最后将其成功地运用于DDC芯片的开发中.     

无限冲激响应滤波器的设计与实现

现场可编程门阵列(FPGA)器件以其灵活的可配置特性,可以很好地解决并行性和速度问题在数字信号领域得到广泛地应用,但要求使用VHDL或VerilogHDL语言进行设计的难度较大。本文提出了一种采用FPGA实现无限冲激响应滤波器的设计方案。并以一个四阶低通IIR数字滤波器的实现为例,设计并完成软硬件仿真与验证。结果表明,方法简单易行,能满足设计要求。     

高频数字抽取滤波器的设计

设计了采样频率为640 MHz、过采样率为64的高频数字抽取滤波器。该数字抽取滤波器由CIC(Cascaded Integrator Comb)滤波器(降16倍)、CIC补偿滤波器(降2倍)和半带滤波器(降2倍)组成。为了实现高频工作,CIC滤波器采用两级结构,第一级采用多相分解技术,使大部分结构工作在较低时钟频率下,极大地降低了CIC的功耗,第二级采用传统结构。CIC补偿滤波器使信号通带平坦,半带滤波器满足了阻带的衰减要求。为了验证数字滤波器的性能,搭建了四阶前馈—反馈结构ΣΔ调制器,作为数字抽取滤波器的输入,最终在输入信号频率为0.5 MHz时,数字抽取滤波器输出的信噪比为97.40 dB。     

基于FPGA的流水线LMS自适应滤波器设计

流水线自适应数字滤波器因为有反馈环路而不同于普通流水线滤波器,采用弛豫超前技术对最小均方（LMS）自适应滤波器的失调误差和自适应时间常数进行了流水线分析.利用MATLAB/Simulink中DSP Builder模块库设计了不同延迟参数下滤波器的性能.最后应用FPGA的设计软件QuartusⅡ分析了流水线自适应滤波器的时钟速度和消耗逻辑单元数.实验表明：选取合适的延迟参数可以显著提高自适应滤波系统的时钟速度.     

基于FPGA的ⅡR滤波器整数设计

提出了一种在FPGA中以整数方式实现IIR滤波器的方法，讨论了取整舍入误差对IIR滤波器的稳定性影响．针对df2形式及FPGA迭代运算提出以变量T的传函增益限定输入信号范围的方法，使得IIR滤波器在FPGA中稳定运行；最后给出编程方法。通过实验验证，该方法设计的IIR滤波器收敛，具有广泛的工程应用。     

一种新型的抽取滤波器设计

文章基于面积和功耗方面考虑提出了一种低功耗多相变级数非递归梳状滤波器结构,这种滤波器适合高阶过采样sigmadeltaA/D转换器。抽取滤波器采用Top-down方法设计,用0.6-μmCMOS标准单元实现,相比同样速度下的标准的非递归结构抽取滤波器节省了约1/3面积和功耗。     

利用改进DA算法FIR滤波器的仿真与实现

针对传统乘法运算在FPGA中占用大量硬件资源的弊端,根据FIR滤波器的线性特性,对串行、并行和改进的分布式算法进行研究,利用改进分布式算法在FPGA上对FIR滤波器进行设计,通过查表法完成FIR滤波器的设计,用改进分布式算法设计了16阶FIR滤波器,并在Quartus II 7.0下进行仿真,仿真结果表明,与传统方法相比,该方法能够有效减少硬件资源的使用。     

基于FPGA的DDC中抽取滤波系统的设计

探讨了DDC中抽取滤波系统的设计方法和基于DSP Builder的具体实现方案,采用CIC滤波器、HB滤波器、FIR滤波器三级级联的方式来降低采样率,并进行了模型仿真,结果表明设计是可行的.     

用于Sigma—DeltaADC的数字抽取滤波器研究

该文提出了一种对数字抽取滤波器的参数进行自动优化设计的方案。针对降低数字抽取滤波器的面积和功耗,对确定合适的CIC抽取滤波器的级联数目和抽取因子以及半带滤波器的级联数目和阶数进行了讨论和分析。采用上述方案,实现了一个256倍的降频,输入信号采样频率为512kHz,输出信号频率为2kHz,输出信号的信噪比（SNR）为110dB的数字抽取滤波器。最后用Simulink软件进行了仿真验证。     

用MATLAB设计及FPGA实现FIR滤波器的方法

FIR滤波器是一种被广泛应用的基本的数字信号处理部件。针对采用常用的软、硬件方法设计实现FIR滤波器存在的问题，提出采用MATLAB的窗函数方法设计并在FPGA上高效实现严格线性相位FIR滤波器的方案。通过编程调试得到满意的结果。该方法实现FIR滤波器器件体积小、性能可靠、价格低廉、设计周期短，可作为高速数字滤波设计的较好方案。     

高频地波雷达中可重构FIR滤波器的设计

在高频地波雷达工作过程中,工作频率和带宽需要随着探测距离的远近以及距离分辨率的不同而改变,要求所设计的FIR滤波器的阶数和系数也可以变化.一般传统的滤波器设计,阶数固定,计算复杂度高,耗费资源多,严重制约雷达系统的处理能力.设计以现场可编程门阵列中的BlockRAM和乘法器为核心,采用单乘法器串行运算结构,有针对性地设计了一种阶数在1 ～256可调,系数可重载的FIR滤波器.所设计滤波器通过仿真软件综合分析,滤波效果明显,硬件资源利用合理.通过配置各种参数可实现不同类型的滤波器,满足了高频地波雷达中对滤波器的各种需求.     

基于FPGA的数字下变频器设计

本文设计和实现了基于FPGA的数字下变频器DDC,用于宽带数字中频软件无线电接收机中。采用自上向下的模块化设计方法,将DDC的功能划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。这样做比传统ASIC数字下变频器具有更好地可编程性和灵活性,从而满足不同的工程设计需求。     

一种改进的非线性图像滤波器

基于均值滤波器提出了一种新的非线性滤波器,该滤波器可以同时处理高斯噪声和椒盐噪声.提高了非线性滤波器对复杂噪声环境的适应能力.     

一种保护图象轮廓细节的自适应亚抽样和插值方法

为在图象编码时减少原始图象数据,以提高压缩比和编码速度,提出了一种新的自适应亚抽样与插值的方法及可应用于多类分块图象编码的算法,该方法首先将图象划分成互不重叠的块,然后计算每个块的水平梯度与坚直梯度,再根据图象块的两个方向梯度值,将图象块分为平块、水平轮廊块、竖直轮廊块和高细节块等４类,同时对每类图象块采用不同的亚抽样与插值方法以减少原始图象数据。模拟结果表明：相对于其它的亚抽样与插值方法,该算法能够很好地保护图象中的轮廊及细节信息,从而极大地提高了重建图象的质量,尤其是图象的主观质量。另外,对于细节较多的图象,该算法在保持相当压缩比的同时,ＰＳＮＲ也提高了３．９ｄＢ;而对于细节较少的图象,压缩比与ＰＳＮＲ都略有提高。     

基于MATLAB线性平滑滤波器的设计

本文采用MATLAB进行线性平滑滤波器设计。结果表明,线性低通平滑滤波器可以有效的消除噪声,当所用的平滑模板的尺寸增大时,消除噪声的效果增强,同时所得的图像变得模糊,细节的锐化程度逐步减弱。