自主标准超高频RFID读写器的基带编解码设计

为实现分立器件搭建的自主标准读写器,提出了一种读写器基带编解码的设计方法。依据自主标准协议,以DSP＋ARM架构方式搭建的超高频RFID读写器基带为基础,实现基带编解码工作。ARM处理器负责整个系统作业调度的同时, DSP处理器地实时快速实现数字信号处理算法,包括数字信号的编码、译码等处理,最终达到超高频RFID读写器“高精度”、“高速度”的要求。     

一种基于DSP的无线基带通信系统设计

介绍了一种基于DSP的无线基带通信系统平台,主要由无线传输模块、基于DSP器件的数据发送子系统和接收子系统组成。叙述了各个系统模块的工作原理,分别从硬件结构、软件流程两个主要环节对通信系统实现过程进行了深入的说明,并且数据经由实际信道传输,较以往的计算机模拟信道传输更具实践参考价值,为基带无线通信相关算法的验证提供了一条可行性分析的新途径。     

基于FPGA和DSP的DBF实现

FPGA和DSP通过带通采样、I/Q支路的数字化和数字滤波进而实现基带信号数字波束合成(DBF).为了更加合理地利用各种现代电子开发工具来充分发挥DSP突出的运算能力,以及FPGA逻辑处理能力强、速度快的优点,可将二者结合使用.在FPGA中,首先利用高速高精度AD对中频调制信号进行带通采样,然后利用DDS对采集数据进行I/Q分解并用数字滤波器进行滤波,然后对滤波后数据进行加权求和从而实现系统功能.在DSP中,主要进行波达方向估计,并用直接矩阵求逆算法计算权值.实验结果表明,该方法硬件简单,软件配置灵活,并且性能良好,能很好的满足应用需要.     

TD-LTE系统Turbo速率匹配算法及DSP实现

速率匹配是基带信号处理的重要组成部分,在深入研究3GPP协议中Turbo编码速率匹配算法的基础上,基于TD-LTE无线综合测试系统,提出了一种可用DSP实现的快速实现方案。该方案简化了实现过程,有效减小了Turbo编码速率匹配的处理延时。     

矿山透地通信OFDM符号定时同步算法

针对现有OFDM符号定时同步算法存在训练序列构造复杂、定时精度较低的问题,提出了一种基于线性调频序列的定时同步算法。该算法利用线性调频序列及其负共轭构成序列帧结构,实现了OFDM符号定时同步。Matlab仿真结果表明,该同步算法的训练序列相关峰更加尖锐,可以更精确地确定OFDM符号的起始位置。最后,利用DSP芯片设计实现了一个简单的OFDM基带通信系统,通过收发数据的一致性验证了该同步算法的正确性。     

通用遥感卫星基带数据二级并行处理算法设计与实现

针对星上高速率下传的遥感数据,为实现地面基带数据处理系统的快速实时处理,本文设计和实现了一种通用的遥感卫星基带数据的二级并行处理算法。该算法利用外部配置和软件设计模式的方式解决了通用性设计,利用高性能计算技术实现基带数据快速处理。通过对卫星地面基带数据处理在不同卫星中的差异性进行分析,合理设计了外部配置文件和软件抽象模型;对卫星基带数据处理过程中计算最复杂的解压缩部分,利用MPI+OpenMP并行编程技术,提高了基带数据处理速度。实验结果表明,本文算法具有良好的通用性和扩展性,可通过设置配置文件和极少改变原有代码的情况下实现了资源三号卫星1、2星的处理;此外,本算法在5台各配置2个4核Intel Xeon E5620处理器的刀片服务器上实现了450Mbit/s的双通道数据快速实时处理,具有良好的性能。     

软件无线电调制平台实现方案的研究

介绍了软件无线电技术的概念及其调制平台的数学模型,并提出了在现阶段DSP技术的发展水平下软件无线电调制平台的一种硬件实现方案,该方案首先利用DSP芯片在基带完成调制功能,生成各种调制方式所需要的数字信号,然后对调制之后得到的数字信号进行数模转换,再利用正交模拟混频方式得到上变频之后的信号.本文还介绍了一些数字调制方式的算法,并给出了这些调制方式的算法在该硬件平台上的实现方案.实验结果表明,本文所提供的方案确实可行.     

基于FPGA的多相数字基带转换器设计与实现

介绍了深空测控系统中数字基带转换器的原理及作用.在研究△DOR对航天器跟踪测轨原理的基础上,根据其信号频谱特征选择围绕多相信道化滤波器组来设计数字基带转换器.算法实现过程中,利用实信号谱以π为周期互为镜像的特点解决了接收信道存在盲区的问题.硬件实现前在Matlab环境下对算法进行验证.仿真正确后利用DSP Builde...     

DSPs实时视频处理中的Cache优化算法研究

在采用并行超长指令字结构的DSP芯片中，CPU处理速度与片外数据存取速度不匹配的问题，导致了CPU处理延时，限制了DSP系统性能的提升，针对这一问题，根据Cache的结构提出一种适宜于在DSPCPU上进行视频数据处理的数据排列新算法，并且将其成功地应用到基于Trimedia PNXl301的MPEG-4程序优化工作中，系统编码结果表明，该方法有效地减少了Cachemiss及片外数据存取的时间开销，在同等条件下，采用本算法后系统编码性能提高2帧／秒(CIF格式)左右。     

频率可调带宽可选的VLBI多相数字基带转换器

VLBI数据采集终端是VLBI台站的重要设备,近年来随着数字硬件设备例如ADC、DSP、FPGA的快速发展,数字基带转化器代替模拟基带转换器成为现实。现有采用多相滤波器实现DBBC的方法不可避免存在盲区,且频率、带宽均不可调。提出一种通用的基于多相结构的宽带数字下变频方法,将多速率信号处理和并行处理方法应用在其中,成功实现了VLBI多个通道的单边带数字基带转换,且能实现中频中心频率可调、带宽可选。硬件测试结果表明VLBI数字基带转换器频率设置正确,带宽选择正确,且数字基带转换器带通特性好于模拟基带转换器。     

G.729语音编码算法研究及基于DSP的实现

对G.729语音编解码算法的原理进行了简要分析,并提出了一种基于DSP芯片TMS320VC5510的语音编解码算法的实现方法。针对算法特征及体系结构的特点,提出了一些有效的优化措施。实验结果表明,运算复杂度大大降低,且在语音的编解码压缩过程中具有很好的重建效果。     

单机多媒体监控系统中的数据采集、组织与传输

简单描述了基于ＰＳＴＮ（公用电话网）的单机多媒体监控系统组成结构,同时也对语音,图像等多媒体数据在实时传输时的特点和要求进行了分析,在此基础上,介绍了利用数字信号处理器在ＰＳＴＮ上进行语音和图像数据实时传输控制中所使用的方法,首先,介绍了我们自行开发的单机远程多媒体监控系统,重点描述了监控点终端机的功能及结构,然后,较详细地介绍了整体软件的实现方案,说明了在数字信号处理器何类似多线程处理的方法同时处理多种媒体据,最后,系统地介绍了整个多媒体数据从采集,经缓冲和打包处理,到成帧发送的过程和实现方法,在整修监控系统中,数字信号处理器不但能进行多媒体数据的实时编码,同时还完成了系统的总体控制和通信控制,是整个监控系统的核心。     

Hybrid linear weighted prediction and intra block copy based light field image coding

Light field imaging can capture both spatial and angular information of a 3D scene and is considered as a prospective acquisition and display solution to supply a more natural and fatigue-free 3D visualization. However, one problem that occupies an important position to deal with the light field data is the sheer size of data volume. In this context, efficient coding schemes for this particular type of image are needed. In this paper, we propose a hybrid linear weighted prediction and intra block copy based light field image codec architecture based on high efficiency video coding screen content coding extensions (HEVC SCC) standard to effectively compress the light field image data. In order to improve the prediction accuracy, a linear weighted prediction method is integrated into HEVC SCC standard, where a locally correction weighted based method is used to derive the weight coefficient vector. However, for the non-homogenous texture area, a best match in linear weighted prediction method does not necessarily lead to a good prediction of the coding block. In order to alleviate such shortcoming, the proposed hybrid codec architecture explores the idea of using the intra block copy scheme to find the best prediction of the coding block based on rate-distortion optimization. For the reason that the used “try all then select best” intra mode decision method is time-consuming, we further propose a fast mode decision scheme for the hybrid codec architecture to reduce the computation complexity. Experimental results demonstrate the advantage of the proposed hybrid codec architecture in terms of different quality metrics as well as the visual quality of views rendered from decompressed light field content, compared to the HEVC intra-prediction method and several other prediction methods in this field.     

基于USB总线的DSP和FPGA系统在线编程技术

给出了一种由DSP和FPGA组成的图像处理系统结构,针对其DSP和FPGA配置方式的特点,提出了一种基于USB总线的在线编程技术,它根据该系统中FLASH的配置特性,利用USB总线传输速度快的优点,使得外部主机的应用程序和DSP的固件程序通过USB2.0接口对FLASH编程,实现了DSP与FPGA的在线编程(ISP).经过对由TMS320DM642 DSP和Cyclone EPlC6构成的实际系统的调试,证明这种方法具有操作方便、可靠性高、通用性强的优点.     

P-集合与F-外嵌入信息辨识-发现

利用外P-集合XF,给出信息(x)的F-外嵌入信息(X)F与F-外嵌入信息依赖概念,给出F-外嵌入信息存在性定理、F-外嵌入信息依赖性定理。给出F-外嵌入系数与外嵌入度概念,并利用这些概念,给出F-外嵌入信息关系定理与F-外嵌入辩识定理。利用这些概念与结果,给出F-外嵌入信息在信息系统中的应用。     

A dynamically scheduled parallel DSP architecture for stream flow programming

This paper presents a dynamically scheduled parallel DSP architecture for general purpose DSP computations. The architecture consists of multiple DSP processors and of one or more scheduling units. DSP applications are first captured by stream flow graphs, and then stream flow graphs are statically mapped onto a parallel architecture. The ordering and starting time of DSP tasks are determined by the scheduling unit(s) using a dynamic scheduling algorithm.The main contributions of this paper are summarized as follows:• A scalable parallel DSP architecture: The parallel DSP architecture proposed in this paper is scalable to meet signal processing requirements. For parallel DSP architectures with large configurations, the scheduling unit may become a performance bottleneck. A distributed scheduling mechanism is proposed to address this problem.• A mapping algorithm: An algorithm is proposed to systematically map a stream flow graph onto a parallel DSP architecture.• A dynamic scheduling algorithm: We propose a dynamic scheduling algorithm that will only schedule a node for execution when both input data and output storage space are available. Such scheduling algorithm will allow buffer sizes to be determined at compile time.• A simulation study: Our simulation study reveals the relationships among the grain-size, the processor utilization, and the scheduling capability. We believe these relationships have significant impact on parallel computer architecture design involving dynamic scheduling.     

城市低碳群体建筑外部边缘空间规划仿真研究

针对当前空间规划方法存在的计算时间长、规划成本高等问题,提出一种基于蚁群算法的低碳群体建筑外部边缘空间规划方法。依据城市低碳群体建筑外部边缘空间的模糊特性,引入模糊集合理论对建筑外部边缘空间进行理解和建筑外部边缘空间模糊矩阵的构建,对边缘空间进行划分和限定。结合建筑外部边缘空间的特性和具体关系模式进行空间层次划分,计算空间属性权重,以此确立空间规划目标,根据空间规划目标函数构建空间规划模型,设定求解空间规划模型的蚁群算法信息素更新方式,依据个体信息素转移概率指导个体进行模型最优解搜索。实验结果表明,所提方法与传统的空间规划方法相比,有效减少了计算时间,降低了规划成本。     

Architecture for video coding on a processor with an ARM and DSP cores

This paper aims to describe architecture for video coding on a processor with an ARM and DSP cores. The proposed platform has been designed for MPEG-4 Visual Simple Profile. The obtained results are optimized if compared with these of single-core. The dual-core processors, composed of RISC and DSP, are widely used as the based-band processors of cell phones. The RISC suits for IO control, while DSP is useful for computation. The operational efficiency of the integration of RISC and DSP is outstanding. Video compression requires a great deal of computation, so we take both the feature of coding algorithm and the hardware platform into consideration. We analyze features of key components in video codec and propose the framework, which adopts DMA to shorten the time needed. It is the result of the communication between the dual-cores. The experimental results indicate that during the inter-frame processing, dual-core with DMA can cut down the processing time by 1/4 more than that of single-use of ARM or DSP. Moreover, it can save 3/4 of the time for encode/decode processing in inter-frame. Especially, in respect of motion estimation, the performance rating can be improved by 4 times.     

基于FPGA+DSP的雷达信号处理模块的设计

针对现代机载雷达信号处理系统的通用性、灵活性要求,提出了一种基于DSP+FPGA的雷达信号处理系统的设计方法。以机载PD雷达信号处理系统为例,给出了测试结果,完成的系统具有高可靠性和实时性。