基于IP互连的DSP水声阵列信号并行处理实现方法

设计并实现了一种基于IP网络互连的、可扩展的声纳阵列信号并行处理系统。该系统采用二片TI公司高性能网络多媒体处理器TMS320DM642组成的板上流水线并行结构作为一个处理节点,并借助IP网络实现板间互连并行处理,可根据换能器阵元和处理速度的要求适当增减处理节点的数目。声纳系统的每个处理节点与数据采集转换部分采用TCP/IP网络连接,可以通过物理上添加一个或多个处理节点,提高系统的数据处理能力。     

配置流驱动计算体系结构指导下的ASIP设计

为了兼顾嵌入式处理器设计中的灵活性与高效性,提出配置流驱动计算体系结构.在体系结构设计中将软/硬件界面下移,使功能单元之间的互连网络对编译器可见,并由编译器来完成传输路由,从而支持复杂但更为高效的互连网络.在该体系结构指导下,提出一种支持段式可重构互连网络的专用指令集处理器(ASIP)设计方法.该方法应用到密码领域的3类ASIP设计中表明,与简单总线互连相比,在不影响性能的前提下,可平均节约53%的互连功耗和38.7%的总线数量,从而达到减少总线数量、降低互连功耗的目的.     

DSP并行处理在剖面声纳系统中的应用

针对多波束剖面声纳的高速、大容量的实时信号处理任务以及声纳系统进一步扩展的更高处理速度的需求,设计并实现了一种基于IP网络互连的、以并行DSP为处理节点的信号处理系统。     

面向SOPC的异构IP快速集成

设计并实现了一个片上可编程系统（SOPC）设计工具ESIGE，它通过开放式的结构对不同来源的异构软核IP进行封装，对SOPC设计人员屏蔽了IP的复杂性．不同实现方式和不同总线接口的IP可以混合使用．ESIGE通过层次化的集成和灵活的IP互连方式支持复杂的IP互连结构，利用虚拟设计和自动化的IP集成显著地降低了SOPC设计的工作量．     

密码处理ASIP中的置换加速

密码处理ASIP是针对密码算法处理的专用微处理器体系结构,结构设计的重点是怎样良好地匹配算法要素和算法结构.置换是对称密码算法中重要的编码环节,在密码处理ASIP结构下加速置换要尽量减少使用非共用硬件,开发处理并行性,适应各种位宽置换的处理要求.通过对分组算法置换特性的深入分析,在提出的密码处理ASIP结构下,构造了加速置换操作的部件结构和互连结构,设计了专用的指令,给出了性能和实现结果,证明置换加速机制高效、低代价、通用性强.     

专用指令集处理器(ASIP)行为级设计方法研究

由专用指令集处理器(ASIP)构成的片上系统(SoC)具有高效、灵活等优点。有效的ASIP行为级设计方法对于SoC设计具有重大意义。该文对ASIP行为级设计方法进行研究,提出了一种基于体系结构描述语言(ADL)的ASIP行为级设计方法,并介绍了基于该方法的可视化ASIP行为级设计平台xptools。     

基于OPENCORE及NiosⅡ处理器的片上系统设计

基于资源IP核的复用设计方式,提出了一种基于OPENCORE及NiosⅡ固核处理器的片上系统设计方法,并重点对Avalon和Wishbone总线IP核互连总线体系结构、基于OPENCORE的IP核实现与应用技术等关键技术进行了深入剖析.     

本地域名解析技术及应用

一、域名解析简介 Internet依靠TCP/IP协议,在全球范围内实现不同硬件结构、不同操作系统、不同网络系统的互连。在Internet网络上,每一个节点都依靠唯一的IP地址互相区分和相互联系。IP地址是一个32位二进制数的地址,由4个8位字段组成。     

异构无线网络互连策略研究

异构无线网络互连是当前研究的热点,针对异构无线网络互连的通用结构问题,提出了一种基于IP一体化交换机制的互连互通策略,重点研究了互连总体结构、互连核心模块设计等关键技术,并通过对互连策略、IP映射和IP封装技术的性能仿真结果分析,验证了互连互通策略的有效性.     

CAN总线互连中网关的设计与实现

本文系统地研究了CAN总线与以太网互连的技术要点,首先分析互连技术在实现过程中遇到的难点--协议转换.然后提出了一种CAN总线与以太网系统互连设计方案,并详细阐述了其系统的软硬件实现方法.为了提高系统的性能,采用高速微控制器SX52来设计嵌入式透明网关,详细介绍了用SX52在TCP/IP协议栈实现的方法,以SX52较强的网络协议处理能力保证了整个系统性能的提升.     

基于TTA的嵌入式ASIP设计

在嵌入式微处理器设计中,采用ASIP（application specific instruction processor）处理器设计方法,可以在满足功能和性能要求的同时,缩短嵌入式微处理器产品的研制时间．当前ASIP处理器设计方法还面临着许多问题,如体系结构优化、软件代码的可重定向编译等,这些都阻碍了ASIP处理器设计方法的广泛应用．因此,提出了一种基于传输触发体系结构（transport triggered architecture,TTA）的嵌入式ASIP设计方法,对其设计关键技术进行了详细的讨论,并通过两个目标应用的ASIP微处理器设计实例说明了该方法可以有效解决上述问题,快速开发出满足目标应用程序要求的嵌入式处理器。     

基于TCP／IP协议的IP网关的设计与实现

ＴＣＰ／ＩＰ协议是当前实现网络互连使用最为广泛的“既成事实”的网络协议标准。本文主要研究了基于ＴＣＰ／ＩＰ协议的ＩＰ网关的设计技术，讨论了ＩＰ网关的主要功能，给出了一种ＩＰ网关的软／硬件设计原理和具体实现方法。     

通用互联网络实现多核嵌入式系统级设计的方法

由于嵌入式系统的规模和功能越来越庞大,传统的设计方法的局限性愈加明显,为此提出一种基于通用互联网络的多核嵌入式系统设计方法,通用互联网络由单元库、探测点、优化收敛算法和内核单元4部分组成.其中,单元库用于帮助设计者便捷地搭建各种拓扑结构的嵌入式系统,并将复杂的算法映射在系统上;探测点嵌入在搭建的系统内,能在系统执行算法时对延时、功耗、吞吐率等系统性能进行评估;优化收敛算法依靠探测点获得的信息找到使系统性能最佳的拓扑结构和算法映射;内核单元的任务是对配置好的系统进行仿真,并得到相应的数据和优化结果.文中方法可以在设计早期对复杂嵌入式系统进行分析和寻优,缩短了开发周期、提高了设计性能.最后以环形总线和粒子滤波算法为实验系统,说明了该方法的有效性.     

ECC专用指令处理器软硬件协同设计

提出了一种专用指令处理器的软硬件协同设计方法,该方法可以在设计的早期阶段对处理器进行系统探索和验证.根据椭圆曲线密码算法的特点,并按照专用指令处理器的设计原则,以椭圆曲线密码运算基本操作及运算存储特性为基础,设计了超长指令字ECC专用指令处理器的指令集结构模型.根据处理器的指令集结构模型,以指令模拟器为基础,搭建了处理器的软硬件协同验证平台,从系统设计、RTL描述和FPGA硬件原型3个不同层次对处理器进行了验证.     

IP路由器体系统结构及其发展

目前 IP协议正由 IPV 4转向 IPV6 ,需要每秒千兆位 (Gbps)甚至每秒兆兆位 (Tbps)的连网技术 .其中 IP路由器将不仅用来连接主干网段 ,也将起着连接高性能广域链接点的作用 .本文叙述了 IP路由器在体系结构上的发展及各代路由器的具体结构 ,最后讨论了路由器设计中应予关注的问题 .     

基于包验证的面向IPv6翻译机制的IP追溯方法

IP地址安全一直是互联网面临的核心问题,在IPv6过渡时期,多种IP地址分配方式,IPv6过渡技术和IP欺骗引起的IP地址不确定性向IP地址资源安全提出了挑战。新兴IPv6家庭网络、小企业网、校园网与传统IPv4网络互联互通的IPv6翻译场景是典型的IPv6过渡场景,然而,传统的IP追溯技术无法直接应用于IPv6翻译场景。基于这种现状,提出一种IP追溯方案来解决IPv6翻译场景下的IP追溯问题,该方案打通了IPv6翻译网关,实现了目的网络对源网络的可知性,进而保证了互联网的IP地址资源安全。     

面向专用处理器指令集设计的应用特征分析方法研究与实现

专用处理器的指令集设计是专用处理器设计中的关键问题。SoC专用处理器指令集设计有其特殊的程序特征分析需求,迫切需要面向专用指令集设计的程序特征分析工具支持,但当前能够完全支持专用指令集设计的特征分析工具比较少,设计人员仍需人工或同时调用多种分析工具才能来获取所需特征信息,且效率低、结果不够直观,无法迅速有效地对专用指令集设计提供有效的数据支持。本文面向专用处理器指令集设计,研究并实现了一种基于程序中间表示的应用特征自动分析方法,以可视化的方式得到了程序的控制关系特征、计算特征、操作数据特征和核心运算等特征。该工具不仅可支持专用指令集设计,对于SoC编译优化、任务分配等也可以提供简明直观的辅助支持,具有一定通用性,同时提供图形化的结果显示与友好的人机界面,使用简明方便。