首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 78 毫秒
1.
随着国产元器件设计水平和制作工艺的提高,国产元器件与进口元器件的功性能差距日益减小,一些工程应用中的进口元器件完全可以实现国产化。从工程实践出发,服从于全面国产化的新时代要求,系统研究了开展国产低压差线性稳压器(LDO)器件应用验证时,应遵循的验证流程、可选择的验证项目,以及如何做出评价结论等内容,并重点探讨了LDO元器件级应用验证平台设计时,应注意的硬件设计问题和软件编程思想,为相关项目工程师开展国产LDO器件的应用验证工作打开了思路。  相似文献   

2.
袁艳  申敏 《电子测试》2008,(1):10-14,19
本文首先介绍了传统验证方法的弊端,描述了RVM验证平台的层次化结构及它的可重用性原理,主要目的是强调在现有的验证平台上为了模块得到完备性验证必须提高它的覆盖率.本文使用的方法是在基于RVM的验证平台上通过验证工程师充分理解协议之后增加测试例的构造来实现覆盖率技术的提高.然后以UART(通用异步收发信机)为实例具体说明如何提高覆盖率,最后得出结论通过这种方法可以使功能覆盖率和代码覆盖率都达到100%,提高了验证的完备性.  相似文献   

3.
提出了基于设计规范匹配的数模混合电路自动验证与自动优化工具.将数模混合电路的设计规范创建成可仿真的行为模型,并与实际电路设计进行功能和性能的自动匹配.当电路的性能与设计规范不匹配时,进行电路管子尺寸自动优化,以保证电路设计完全符合设计规范.基于波形比较的功能匹配算法和基于差异进化的电路管子尺寸优化算法,解决头了设计规范,行为模型和电路设计之间的功能和性能匹配验证.同时,电路自动优化大大节省了设计时间,并得到比人工优化更小的功耗和面积.  相似文献   

4.
王锐  冯煌 《中国集成电路》2013,22(10):50-57
基于断言的验证方法已经广泛应用于芯片设计验证,其主要作用是提高验证效率和验证质量。由于手工设计的断言需要耗费大量人力和时间,使得断言的应用受到很大限制。断言合成可以自动生成高质量的白盒电路断言。本文介绍了一种基于断言合成的验证方法学与流程,以及其在验证流程中的多个应用:评估验证过程的进度;协助完成IP的coverage signoff;帮助在硬件仿真时发现问题,并且在验证的不同阶段协助发现或者快速定位芯片设计中的缺陷。  相似文献   

5.
从方法论角度探讨了方法论在S12工程实践中的应用 ,对工程实践中碰到的问题 ,如何采用适当的方法分析和解决提出了一些思路。  相似文献   

6.
基于覆盖率驱动的SoC验证技术研究   总被引:1,自引:1,他引:0  
覆盖率数据是验证工程师判定SoC验证完备程度的定性度量,为SoC验证完全性提供了保障,指明了方向.文中以SoC总线仲裁器验证为例,对其结构覆盖率、功能覆盖率、断言覆盖率等多种覆盖率进行了全面的分析,然后根据覆盖率分析结果反馈到RTL设计代码和测试激励进行修正,直到验证的完整性满足设计的要求.  相似文献   

7.
将多元相关分析和通径分析方法应用到苎麻的生产实践中,讨论了苎麻的株高、茎粗、出麻率、鲜皮厚度等经济性状对纤维产量和单支纤维支数的影响。通过对变量作相关分析和通经分析,发现除鲜皮厚度外的其它各经济性状与纤维产量存在极显著正相关,与单纤维支数存在显著负相关。其中株高、茎粗、出麻率是构成纤维产量的3个关键因素;而且株高无论是直接效应还是间接效应,对苎麻纤维产量和单支纤维产量均表现出最大正向贡献或负向贡献,而鲜皮厚度的表现恰好与之相反。由此可见,在苎麻的培育过程中,应注重提高株高、茎粗的途径。  相似文献   

8.
从方法论角度探讨了方法论在S12工程实践中的应用,对工程实践中碰到的问题,如何采用适当的方法分析和解决提出了一些思路。  相似文献   

9.
为了提高产品的验证覆盖率和首次流片成功率,越来越多的验证技术和衡量标准被采纳。传统的仿真验证技术很难达到验证的快速收敛,而静态验证技术采用数学穷举的方法,利用断言对cornerco.se进行快速验证,有效避免了一些设计缺陷。Mentor公司的QuestaFormal工具可以对代码进行常规的功能检查,并可用Formal引擎证明设计代码及其断言的一致性,可极大地提高复杂设计的验证效率和鲁棒性。  相似文献   

10.
验证工作中验证计划对于整个ASIC设计工作起到十分重要的作用,模块级验证质量是通过覆盖率分析进行验证质量评估.本文对TD-SCDMA终端芯片的ARM_UART模块的多种覆盖率进行了详细的分析,通过分析覆盖率得出的数据再次进行验证,直到验证的完整性满足设计者的要求.模块覆盖率是否达到验证计划的要求,可以作为判断验证工作质量的依据,所以针对模块级的芯片验证工作是以多种覆盖率为驱动的验证分析对象的,提高模块级验证质量方法是以覆盖率驱动技术为验证技术支持的.  相似文献   

11.
We propose a simulation approach that can take a large design and swiftly cover its valid code-level operating states. The approach perturbs the program-control flow during the simulation to dynamically exhaust all branching possibilities in a verification code/program. The heuristic uses the program branching information from preprocessing the test/verification code. Using the branching information the simulation allows automatic run-time forced branching to make possible a full coverage of the instruction space spanned by the verification code/program. The aim is (1) to improve the verification simulation speed and (2) to get higher coverage rate for large core-base designs such as microprocessors or digital-signal-processing (DSP) products. A case study of a 32-bit RISC processor, used in a network system, is conducted. The application code for the processor (MCP, Myrinet control program) is used as a verification program. Despite the deviation from the valid software-reachable state of the system due to forced branching, a significant number of hard-to-reach hardware states (that can be reached only through the right mix of codes, often the code segments of an application software) are covered. Using the MCP program over 30% additional coverage is achieved with the proposed approach over ordinary code-based simulation for a fixed verification time. Further, compared to the conventional simulation approach, the proposed heuristic takes about 43% less compute-cycles to achieve same state coverage level.  相似文献   

12.
Despite great advances in the area of Formal Verification during the last ten years, simulation is currently the primary means for performing design verification. The definition of an accurate and pragmatic measure for the coverage achieved by a suite of simulation vectors and the related problem of coverage directed automatic test generation are of great importance. In this paper we introduce a new set of metrics, called the Event Sequence Coverage Metrics (ESCMs). Our approach is based on a simple and automatic method to extract the control flow of a circuit so that the resulting state space can be explored for validation coverage analysis and automatic test generation. During simulation we monitor, in addition to state and transition coverage, whether certain control event sequences take place or not. We then combine formal verification techniques, using BDDs as the underlying representation, with traditional ATPG and behavioral test generation techniques to automatically generate additional sequences which traverse uncovered parts of the control state graph, or exercise an uninstantiated control event sequence.  相似文献   

13.
卫星覆盖区测试方法及工程应用   总被引:1,自引:0,他引:1  
卫星覆盖区是卫星系统为用户提供服务能力的重要指标之一,也是卫星系统测试的重要内容。研究通过几个主要评判参数:出站链路卫星发射EIRPs、用户接收误码率,入站链路卫星G/T值的测试评判卫星覆盖区范围。同时介绍并对比了目前卫星覆盖区测试的2种测试方法:移动测试法和卫星姿态偏置测试法,以及测试所需测试设备组成和测试流程,并通过卫星覆盖区测试的工程实践说明了测试的可行性和有效性。  相似文献   

14.
李永辉 《电声技术》2021,45(10):105-109
随着经济的不断发展,社会各行业对网络的依赖性日益增大,导致网络业务量呈现爆发式增长态势.本着节约投资的原则,如何在有效利用现有网络资源的情况下,有效地提高网络安全性,减少网络故障,提升运维效率,成为运营商评价投资收益比的关键性指标.为此,研究在工程实践中如何有效运用OTN光层保护技术来提升网络安全性,同时达到降本增效的目的.  相似文献   

15.
介绍了STK软件的主要功能及其在航天工程领域的应用。在介绍该软件功能和特性的基础上,分析了在卫星地面应用系统的建设中地面接收站选址对系统效能的影响,以及在系统运行管理中控制卫星传感器进行目标探测时的访问计算问题,结合具体应用提出了利用STK工具软件分析和解决问题的方法。  相似文献   

16.
在Protel99中利用同步器生成PCB文件的应用及若干使用技巧   总被引:2,自引:1,他引:1  
介绍了最新推出的电路工程设计的Protel99的特点和新增功能,结合一个应用实例详细讲解如何从原理图(SCH)文件直接生成印制板(PCB)文件,以及若干使用技巧。  相似文献   

17.
Architectural verification is a critical aspect of the microprocessor design cycle. In this paper, we present a design verification environment centered around a biased random instruction generator for simulation-based architectural verification of pipelined microprocessors. The instruction generator uses biases specified by the user to generate instruction sequences for simulation. These biases are not hard-coded and can thus be changed depending on the specific areas in the design and type of design errors being targeted. Correctness checking is achieved using assertion checking and end-of-state comparison with a high-level architectural model. Several architectural-level errors are introduced into a behavioral model of the DLX processor to investigate the processor's response in the presence of design errors. Simulation experiments conducted using the behavioral model show that biased random instruction sequences provide higher coverage of RTL conditional branches and design errors than random instruction sequences or manually-generated test programs. Furthermore, instruction sequences containing a high percentage of read-after-write (RAW) and control dependencies are the most useful.  相似文献   

18.
李颖  徐建中 《信息技术》2002,(4):29-30,32
用简明扼要的语言对WORD使用中的具有代表性的疑难问题进行了分析、解答,并介绍了几点很有实用价值的使用技巧。  相似文献   

19.
用简明扼要的语言的ECXEL使用中的具有代表性的疑难问题进行了分析、解答,并介绍了几点很有实用价值的使用技巧。  相似文献   

20.
基于E语言的外部存储器接口的功能验证   总被引:2,自引:0,他引:2  
在SoC设计中,传统功能验证方法已显示出其缺点,主要问题有:复杂验证场景难以构建;边缘情况难以覆盖。针对这些问题,业界提出了一种新的功能验证方法学——受限随机矢量生成的功能验证,该方法在满足约束条件的前提下,随机产生验证矢量。本文研究了受限随机矢量生成的功能验证在SoC设计中的应用,并以基于E语言和Specman验证平台验证了SoC芯片中的外部存储器接口,给出了具体的验证环境和验证步骤。验证结果表明,复杂验证场景和边缘情况的覆盖率均达到了100%。极大地提高了验证的效率和质量。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号