高速数据传输技术

采用提高工作频段、提高频带利用率和合理利用频率资源等措施,可以提高卫星通信系统传输高速数据的能力。根据卫星通信信道的特性,采用适宜传输高速数据的编译码体系,选择适当的编码增益和码比率,是在星—地间建立高效费比的高速数据传输系统的重要保证。     

基于GPU的RS译码处理技术研究

在分析高速译码处理技术的基础上,提出了基于GPU平台RS译码的解决方案,并基于CUDA编程环境完成了RS译码处理的研究与实现.经测试表明,本文基于GPU的RS译码处理模块在理论纠错范围内的处理速度达900Mbps以上,满足实际遥感信道的译码要求.     

移动通信系统中RS码编译码器的DSP实现

介绍了具有强大的纠错能力的RS码及最小重量译码的基本原理,并对RS(15,9,3)码的最小重量译码算法在DSP中的实现进行了初步探索.运行结果表明,该编译码器具有高速、可靠、灵活等诸多特点,已广泛应用于移动通信系统中.     

基于GPU的RS码并行译码算法研究

针对RS码硬件译码器中常用的BMA译码算法并行性较差,导致译码延迟较大和译码速率较低的问题,研究了RS码的高速并行译码算法及其软件实现方式,设计和实现了一种基于GPU的RS码并行译码算法cu PGZ。实验结果表明,对CCSDS建议的RS(255,223)码,在128 bits错误的情况下,cu PGZ可以达到590 Mbps的最大译码速率以及0.5 ms的最小译码延迟,与BMA算法的GPU实现相比,译码速率提高1倍,译码延迟降低为1/60。实际工程应用表明,cu PGZ能够满足实际测控数传的信道译码要求。     

纠错纠删RS译码数据链系统性能研究

在数据链系统中,RS译码可以采用纠错译码,也可以采用纠错纠删译码。CCSK作为数据链系统的关键技术之一,解调依据是最大互相关值,CCSK的阈值设定对系统性能有较大影响。研究了CCSK阈值的选取对纠错纠删RS译码数据链系统性能的影响,采用Matlab仿真工具,设定不同的CCSK阈值,找到使系统性能达到最好的CCSK阈值,并与只进行纠错的RS译码系统进行对比。仿真结果表明,在高斯白噪声下,当CCSK阈值取14时,纠错纠删RS译码要比只进行纠错的RS译码性能改善很多。     

RS码的编译码程序实现

RS码是一种对随机和突发差错具有良好纠错能力的多进制信道编码。文中介绍了RS码编码和BM迭代译码的原理,推导了在程序实现时关键步骤的迭代表达式,并采用C语言实现了构造伽罗华域、RS码生成多项式、RS码编码和BM迭代译码算法。程序可通过配置RS码码长、信息位长等参数完成对多种RS码的编译码,适用于包含多种RS系统码及截短码通信系统的编译码,具有工程应用价值。     

非系统RS(31,19)编译码算法研究与FPGA实现

针对战术数据链系统低时延数据传输需求,提出一种适用于数据链系统的信道编码方案—非系统缩短码RS(31,19)。本文从MS多项式的观点讨论了非系统RS码的编码和译码算法,并对缩短RS码的编译码算法进行了研究。最后在FPGAEP3SE110上采用了一种改进的BM算法,成功实现RS(31,19)编译码复杂算法,有效提高了译码速度,简化了数据链系统硬件设计。     

WiMAX系统中RS-CC级联码的算法研究

保证在高速数据传输的情况下提供可靠的服务质量,信道编码是解决此问题的有效途径。文章重点研究了WiMAX系统中RS-CC级联码的编译码技术,尤其是RS编译码和卷积码的Viterbi算法。     

一种应用于DMB-T的基于RS码软判决译码的级联码方案

结合DMB—T系统的信道编码方案以及编码领域的最新进展,即RS码软判决译码算法的发展,提出了一种应用于DMB-T系统基于和积算法(SPA)的RS码软判决译码的级联码方案。该方案仅需在现有方案的基础上作少量调整即可获得可观的编码增益。和其它流行的软判决译码算法的比较表明,此方案提出的RS码软判决译码算法在DMB-T系统的应用中具有一定的优势。     

纠错码在自组网扩频系统中的应用研究

RS码作为一种性能良好的纠错码,广泛应用于无线通信系统中。结合自组网扩频定位通信系统功能目标,分析了无线定位通信系统工作流程对纠错的指标需求,选择了RS码作为纠错码,详细分析了不同长度的RS码对系统抗干扰性能的影响,并对RS码译码中的BM迭代译码算法进行了优化。     

卫星地面站高速数据传输终端平台设计

提出了一种具有开放式架构的新型高速数据传输终端平台,它以RapidIO作为各处理板卡的监控指令接口,以两个8×PCIe作为各处理板卡的数据接口。设计了有源交换网络背板实现系统互联;设计了通用处理板卡通过软件重构以实现数据上行调制或数据下行接收功能;下行接收的数据通过块数据传输,传输速率最高达40 Gb/s;通过独立磁盘冗余阵列扩展固态盘阵列实现数据高速记录,数据记录速率不低于500 MB/s;通过万兆以太网接口实现数据高速实时转发,数据转发速率不低于4 Gb/s;上行调制数据实时注入实时调制,数据速率不低于2 Gb/s。该平台硬件可扩展,软件可升级,控制和数据总线解耦合,可通过软件重构实现功能配置和在线更新,具有良好的扩展性和通用性,已在地面终端站高速数据传输系统中得到工程应用。     

基于磁盘阵列的超高速SAR原始回波数据记录技术研究

该文介绍了基于磁盘阵列的合成孔径雷达超高速原始回波数据记录器的结构组成、工作原理及性能特点,讨论了两种数据包的分配方案：基于先后顺序的数据包分配方案和基于统计特性的动态数据包分配方案,并指出了这两种方案各自的优缺点。最后,给出了两种方案实现结果的性能参数对比表。     

高速数据采集和存储

高速数据采集存储是软件无线电的一项关键技术。如果可以将实时信号无误的存储下来 ,则可以在事后采用各种现代信号处理方法对其进行处理 ,得到精确的结果。提出了一种利用软件技术实现的高速数据记录解决方案。它是基于数据采集卡和SCSI硬盘实现的。其特点绕过了文件系统直接以流的方式进行存取 ,使实时数据记录速度达到了40Mb/s。该方案已在某型号特种设备上应用 ,取得了良好的效果。     

基于磁盘的脉冲雷达信号高速记录系统

介绍了一种基于SCSI磁盘的高速、大容量脉冲雷达信号记录系统 ,详细分析了系统的的工作原理、硬件和软件设计、性能测试和应用情况。该系统能够以 2 0 0MB/s采样频率将脉冲雷达回波信号长时间连续记录到磁盘中 ,事后可对记录在磁盘上的数据进行分析和处理     

单容错网络存储编码并行算法研究

在海量存储系统中,利用冗余数据编码技术是提高存储系统可靠性的较好方法。文中对网络存储编码的相关算法进行了研究,针对单容错网络磁盘阵列的编码操作,重点研究了RAID5编码的并行算法。针对集中式奇偶校验编码算法在运行时间上的缺陷,提出了将编码计算过程与组通信操作相融合的思想,设计了更为高效的基于多对一归约操作的并行编码算法。实验结果表明,基于组通信的算法相对于集中式算法性能优势明显。     

多通道VPX总线固态数据记录回放系统

为满足数字阵列雷达回波数据的实时记录和回放需求,设计并实现了一种多通道VPX总线固态数据记录回放系统。该系统基于ARM-FPGA架构和大容量NAND Flash芯片阵列进行设计,存储容量大,可靠性高,系统设计总记录容量为1.5 TB,总数据记录速率高达640 MB/s,可同时完成4通道光纤数据的实时记录或回放。     

基于安全预警技术的冗余磁盘阵列系统设计

冗余磁盘阵列简称RAID技术,它是一种采用磁盘阵列方法提高磁盘访问速度、靠增加信息冗余量来提高数据安全性的磁盘存储技术,在小型计算机和服务器中广泛使用.文章针对磁盘阵列管理方式多样性的需求,对磁盘阵列预警技术进行了研究和分析,提出了基于安全预警技术的独立磁盘冗余阵列系统设计,增强了存储系统性能,提高了存储系统扩展性和可靠性.目前该技术已经开始移植到高档微机,并对微机存储体系结构的发展变化产生了非常重要的影响.     

基于VXI总线的水声基阵信号采集与分析

针对水声基阵信号采集通道多,数据传输量大,采用基于VXI总线的商业货架仪器开发了一套32通道阵列信号采集及高速实时数据记录系统,并对采集的数据进行阵列信号处理;对该系统的硬件集成、软件设计及阵列信号处理测试程序集的开发作了介绍。该系统集成度高,具有良好的便携性和可扩展性,在水声基阵信号采集与分析中广泛应用。     

基于异构磁盘阵列的数据备份/恢复技术研究

随着网络技术的快速发展与网络资源的日益丰富。数据的存储量级急速增长,数据保护的重要性显得尤为重要,如何快速有效地对数据进行备份/恢复成为数据保护领域亟待解决的关键问题之一。通过对异构磁盘阵列的数据分配方法进行优化,使不同磁盘阵列间进行数据备份/恢复速率提升。提出划分异构磁盘I/O带宽方式提高磁盘数据读取速度的可行性方案,与传统的数据备份/恢复相比,在时间利用率和备份性能上都得到了很大的提高。     

便携式多媒体中心的IDE硬盘驱动设计和实现

主要介绍基于Intel PXA255平台的便携式多媒体中心中关于IDE硬盘驱动的软硬件设计和实现方案，提出了可有效提高系统访问硬盘的效率与稳定性的方法。测试结果表明，该驱动方案能够实现硬盘和系统问数据的高速传输，并具有良好的可靠性。