一种改进二次背包算法的加密芯片设计

文章基于目前公钥密码加密芯片加密速度慢的缺点提出了一种新的方案，即根据一种改进的二次背包算法设计加密芯片。新的加密芯片由一块已有的DSPCore和我们自己所设计的计算单元组成。这样既可以发挥DSP软件扩展性好又可以加快加密速度。最后通过对整块芯片进行仿真得到了比较满意的性能指标。     

大数模幂乘算法的快速实现

大素数的选取是构造RSA密钥的关键 ,在素数的产生及测试是RSA公钥系统中的一个重要研究课题。描述了公钥密码体制中DSA、RSA等数据加密算法的原理及加密、解密过程 ,分析了各种算法的性能和适用的场合 ,针对上述算法的计算量巨大的问题 ,给出了实现数据加密较好的方法。理论和实验表明 ,该算法用于实现RSA算法 ,新算法的效率有明显的提高     

RSA密码算法的可重构设计与实现

本文对RSA密码算法的实现和可重构性进行了分析,在对模幂模块和模乘模块进行了可重构设计的基础上,提出一种可重构RSA硬件架构,使其能够适配256bit、512bit、1024bit、2048bit四种不同密钥长度的应用。RSA可重构设计在FPGA上进行了实现与测试,结果表明,工作在200MHz时钟时,2048bit密钥长度RSA在最坏情况下数据吞吐量可达46kb／s,能够满足高性能的信息安全系统对RSA算法的加密速度要求。     

一种保护芯片设计的多变量加密及其电路结构

 当前普遍用分组加密保护可编程芯片的设计数据,它们在使用前被内置密钥的电路解密,典型地,解密电路尺寸为3至6.5万门电路,处理速度为3至3.7吉比特每秒(Gbps).本文提出一种两轮多变量密码,它的解密算法并不复合构成算法的多项式映射,而仅连接它们,可仅用数千至1万余个门电路实现,解密速度可达到7.76至13.6Gbps;由于解密多项式被封装和伪装,对多变量密码的大多攻击失效,并且该密码系统也能够抵御不需要解密多项式的攻击,包括插值、线性攻击和侧信道攻击等.     

一种适合芯片技术的语音特征提取电路

设计一种便于芯片技术实现、结构简单的语音特征提取电路.它由带通滤波器组、整流电路和低通滤波器构成.同时,借此电路阐述一种充分利用器件特性设计电路的思想.这种思想以完成功能为目的,不以完成算法为目标.据此建立的数学模型可能很复杂,但电路结构简单,便于芯片实现,芯片资源利用率高.对实际语音信号进行SPICE模拟结果初步表明,此电路可以得到与线性系统类似的语音特征.     

一种基于二维Logistic混沌映射的数字图像加密算法

混沌系统以其类噪声,对初值及参数极为敏感,系统的复杂性等特性在信息安全领域得到了广泛的关注和研究.本文提出了一种利用二维Logistic混沌映射进行数字图像加密的算法,在对于混沌实数序列的处理上提出了新的改进方法,实验证明该算法具有运算简单,安全性较高的特点     

一种基于环Zn上圆锥曲线的新型数字签名方案

数据加密、数字签名方案是保障通讯数据真实可靠的关键.文中提出了一个基于环Zn上圆锥曲线公钥密码体系的新型数字签名方案,并给出了该数字签名方案的数值模拟.该方案综合利用了大数分解的困难性和有限群上计算离散对数的困难性,从而增强了该数字签名方案的安全性.     

基于RSA系统的Montgomery算法的改进设计

针对Montgomery算法中模乘模块的CIOS模式提出了一种改进算法。该算法模式比原CIOS模式节省了近一半的操作次数,并且给出了一种优化的硬件实现结构。在保证系统规模较小的基础上采用了两个相同的数据通路以加速运算速度,同时采用了移位寄存器结构进一步简化时序控制的复杂性。此改进算法适用于各种公钥体制的加解密处理器。     

使用改进的心动阵列结构实现RSA 公共密钥算法

本文介绍了一种RSA算法的电路实现结构。该结构是对心动阵列结构的改进，对心动阵列结构的核心模块长加法模块进行了循环复用，在大幅度降低电路面积的情况下，运算速度没有明显的降低。用Verilog描述了整个设计，并在FPGA上验证了设计的正确性。     

A Systolic, High Speed Architecture for an RSA Cryptosystem

An architecture based on the RSA public key cryptography algorithm is presented. The circuit includes two components, one for modular squaring and one for modular multiplication. Each component is based on the Montgomery algorithm and implements the modular operations using two modified serial-parallel multipliers. A full modular exponentiation is completed every n(n + 3) clock cycles. All circuits are systolic, operate with 100% efficiency and their maximum combinational delay is equal to one gated Full-Adder. Thus, high-speed performance is achieved while the low cell hardware complexity enables an efficient VLSI implementation.     

一种基于DES和RSA混合加密算法的研究

本文探讨了对称加密方法与非对称加密方法的特点,对DES算法和RSA算法进行了分析,最后结合两种算法,设计了一种混合加密算法.     

Fast Firmware Implementation of RSA-Like Security Protocol for Mobile Devices

In modern mobile communications, personal privacy and security are of top concern to mobile phone subscribers. Yet, owing to the limit of their processing capability, mainstream mobile manufacturers are still unable to apply advanced security protocol to mobile devices. It should be noted that many security protocols are based on RSA algorithm. To implement RSA algorithm and thus apply many advanced security protocols to mobile networks, this paper proposes an efficient and practical method based on the Texas Instruments TMS320C55x family. When the proposed method is employed, it takes only 7.9 milliseconds to perform a 1024-bit RSA encryption operation at the clock frequency of 200 MHz. Our decryption operation is at least 3.5 times faster than the time taken to perform the same operation without employing the proposed method. In addition, the proposed method can stop any power-analysis attack on RSA-based security protocols, thereby enhancing the security of mobile environments.     

Montgomery算法的研究与实现

分析了Montgomery算法，指出用改进的预计算Montgomery算法实现模幂运算的过程，分析并比较了两种实现模采和模幂乘算法。并分别用C^ 和Modeleim进行仿真，得出仿真测试结果。     

关于提高RSA算法速度的研究

RSA是第一个既能用于数据加密也能用于数字签名的公开密钥算法,是目前应用最为广泛的数字签名算法。RSA的安全性依赖于大数分解,由于进行的都是大数计算,使得RSA最快的情况也比DES慢100倍,无论软件还是硬件实现,速度一直是RSA的缺陷。从密钥产生、加密和解密的速度制约条件进行了分析,提出了依赖n进制数组大数的表示法、最优个数素数表和中国剩余定理的高性能RSA算法,并在PIC32单片机上对算法进行了测速。     

基于Montgomery算法的智能卡RSA密码协处理器

对Montgomery算法进行了改进，提供了一种适合智能卡应用、以RISC微处理器形式实现的RSA密码协处理器。该器件的核心部分采用了两个32位乘法器的并行流水结构，其功能部件是并发操作的，指令执行亦采用了流水线的形式。在10MHz的时钟频率下，加密1024位明文平均仅需3ms，解密平均需177ms。     

FPGA implementation of RSA public-key cryptographic coprocessor based on systolic linear array architecture

In order to make the typical Montgomery＇s algorithm suitable for implementation on FPGA, a modified version is proposed and then a high-performance systolic linear array architecture is designed for RSA cryptosystem on the basis of the optimized algorithm. The proposed systolic array architecture has distinctive features, i,e, not only the computation speed is significantly fast but also the hardware overhead is drastically decreased. As a major practical result, the paper shows that it is possible to implement public-key cryptosystem at secure bit lengths on a single commercially available FPGA.     

RSA加密算法及其改进算法的研究和实现

首先利用RSA加密算法对数据进行加密和解密,实现了数据的安全传输;然后针对RSA加密算法时间开销大和算法设计复杂的缺点,提出基于乘同余对称特性的SMM算法。通过对该改进RSA加密算法的实现发现加密运算速度明显提高且算法更简单,从而证明了本文所提改进算法的有效性。