三维集成封装中的TSV互连工艺研究进展

为顺应摩尔定律的增长趋势,芯片技术已来到超越"摩尔定律"的三维集成时代。电子系统进一步小型化和性能提高,越来越需要使用三维集成方案,在此需求推动下,穿透硅通孔(TSV)互连技术应运而生,成为三维集成和晶圆级封装的关键技术之一。TSV集成与传统组装方式相比较,具有独特的优势,如减少互连长度、提高电性能并为异质集成提供了更宽的选择范围。三维集成技术可使诸如RF器件、存储器、逻辑器件和MEMS等难以兼容的多个系列元器件集成到一个系统里面。文章结合近两年的国外文献,总结了用于三维集成封装的TSV的互连技术和工艺,探讨了其未来发展方向。     

系统级封装(SiP)集成技术的发展与挑战

系统级封装集成技术是实现电子产品小型化和多功能化的重要手段。国际半导体技术发展路线已经将SiP列为未来的重要发展方向。本文从新型互连技术的发展、堆叠封装技术的研究、埋置技术的发展以及高性能基板的开发等方面概述了系统级封装集成技术的一些重要发展和面临的挑战。     

SIP封装技术现状与发展前景

SIP（System in Package）,指系统级封装。特点是将不同功能的有源电子元器件加上无源或类似MEMS的光学器件集中于一个单一封装体内,构成一个类似系统的器件为系统或子系统提供多种功能。它与系统级芯片（SOC）互补,实现混合集成,具有设计灵活、周期短、成本低的特点。文章通过系统封装技术的研发历程,评价了封装的优越性、探讨了此种封装技术的产品架构和相关技术及其发展前景。     

混合集成技术代际及发展研究

混合集成技术是一种将零级封装直接组装封装为1～3级封装模块或系统,以满足航空、航天、电子及武器装备对产品体积小、重量轻、功能强、可靠性高、频率宽、精密度高、稳定性好需求的高端封装技术.从二十世纪七十年代至今,混合集成技术历经了从厚薄膜组装到多芯片组件(MCM)、系统级封装(SiP)、微系统集成等阶段.它始终专注于微观器...     

硅基异质集成技术发展趋势与进展

目前主流的异质集成技术有单片异质外延生长、外延层转移和小芯片微米级组装。硅基异质集成主要是指以硅材料为衬底集成异质材料(器件)所形成的集成电路技术。它首先在军用微电子研究中得到重视,并逐渐在民用领域扩展。硅基异质集成技术正处于芯片级集成向晶体管级集成的发展初期,已有关于晶体管级和亚晶体管级集成的报道。本文重点研究了单片三维集成电路(3D SoC)、太赫兹SiGe HBT器件、超高速光互连封装级系统(SiP)、单片集成电磁微系统等硅基异质集成技术前沿,展现了硅基异质集成技术的发展趋势,及其在军用和民用通信、智能传感技术发展中所具有的重要意义。     

RF-MEMS的系统级封装

射频(RF)技术在现代通信领域正得到越来越广泛的应用,用MEMS方法制备的射频元件不仅尺寸小、成本低、功能强大,而且更利于系统集成.系统级封装(SIP)寄生效应小、集成度高的优点特别适合用来封装RF-MEMS系统.本文介绍了系统级封装的发展现状特别是在射频领域的应用,同时重点分析了在RF-MEMS系统级封装中封装结构、元件集成、互连及封装材料等几个关键问题.     

电子元器件封装技术发展趋势

晶圆级封装、多芯片封装、系统封装和三维叠层封装是近几年来迅速发展的新型封装方式,在推动更高性能、更低功耗、更低成本和更小形状因子的产品上,先进封装技术发挥着至关重要的作用。晶圆级芯片尺寸封装(WCSP)应用范围在不断扩展,无源器件、分立器件、RF和存储器的比例不断提高。随着芯片尺寸和引脚数目的增加,板级可靠性成为一大挑战。系统封装(SIP)已经开始集成MEMS器件、逻辑电路和特定应用电路。使用TSV的三维封装技术可以为MEMS器件与其他芯片的叠层提供解决方案。     

射频三维微纳集成技术

后摩尔时代，半导体技术的发展主要有延续摩尔（More Moore）和超越摩尔（More than Moore）两条路径，延续摩尔通过新材料新范式，沿着摩尔定律进一步将线宽逐渐微缩至3 nm甚至进入埃（?）量级，超越摩尔则是采用异质异构三维微纳集成的途径来满足下一代电子高速低功耗高性能的需求。异质异构集成可以充分利用不同材料的半导体特性使得系统性能最优化。射频三维微纳集成技术推动高频微电子从平面二维向三维技术突破，成为后摩尔时代高频微电子发展的重要途经。射频三维微纳异质异构集成技术利用硅基加工精度高、批次一致性好、可以多层立体堆叠等特点，不断推动无源器件微型化、射频模组芯片化、射频系统微型化技术发展。本文介绍了射频三维微纳技术发展趋势，并给出了国内外采用该技术开拓RF MEMS器件、RF MEMS模组以及三维射频微系统技术发展和应用案例。     

基板堆叠型三维系统级封装技术

系统级封装是将多个具有不同功能的有源电子元件与无源器件组装到一起,组成具有一定功能的封装体,从而形成一个系统或者子系统。在三维系统级封装技术中,基板堆叠是对芯片堆叠的有益补充。从基板堆叠的角度出发,分析了三维系统级封装所需HTCC一体化封装外壳形式以及各类三维系统级封装形式,提出系统级封装的发展趋势与面临的问题。     

微系统技术现状及发展综述

电力电子产品系统逐渐向小型化、高度集成化的方向发展,微系统汇集了多门学科技术的创新与突破,无论在军事还是民用领域已有广泛的应用。本文详述了国内外微系统技术的现状和发展趋势,其技术创新点在于多功能芯片一体化、智能传感、异质集成、堆叠式系统级封装技术的突破和新型半导体材料的应用;文末总结了微系统技术发展的意义,并提出展望。     

系统集成中的高阻硅IPD技术

集成无源器件(IPD)技术可以将分立的无源器件集成在衬底内部,提高器件Q值及系统集成度。由于高阻硅衬底具有良好的射频特性,高阻硅IPD技术可以制备出Q值高达70以上的电感。高阻硅IPD基于薄膜技术具有高精度、高集成度等特点,可将无源器件特征尺寸缩小一个数量级。同时可利用成熟的硅工艺平台,便于批量生产降低成本。此外,高阻硅IPD技术可与硅通孔(TSV)技术兼容,可实现三维叠层封装。分析表明,高阻硅IPD技术在系统集成中具有广泛应用前景。     

Technologies for highly miniaturized autonomous sensor networks

Recent results of the autonomous sensor research program HUMAN++ will be summarized in this paper. The research program aims to achieve highly miniaturized and (nearly) autonomous sensor systems that assist our health and comfort. Although the application examples are dedicated to human monitoring/assistance, the necessary technology development for this program is generic and can serve many wireless sensor applications. This multi-disciplinary program combines research on wireless ultra-low-power communications, research on 2D/3D integration and packaging platforms, energy scavenging techniques, as well as low-power and ultra-low-power sensor circuit design. An example sensor system is the wearable wireless EEG system.     

高密度集成与单芯片多核系统及其研究进展

在体积、重量和功耗有严格约束的情况下,系统小型化遇到多种技术挑战,为了满足高密度计算和小型化的要求,高密度系统集成和单芯片多核处理器至关重要。讨论了高密度集成与单芯片多核处理器技术及其研究进展,其中包括单芯片多核处理器(CMP)、片上网络(NoC)、3D集成电路、高密度封装。提出了CMP的两个发展特征,即小核大数量和层次型簇结构。指出高密度集成设计与高密度封装设计逐渐融合,并为单芯片多核系统的物理实现提供了技术保证,为最终实现高密度计算和小型化系统提供了硬件解决方案。     

电子封装技术的最新进展

现今集成电路的特征线宽即将进入亚0.1nm时代,根据量子效应这将是半导体集成的极限尺寸,电子产品小型化将更有赖于封装技术的进步.概括总结了SiP三维封装、液晶面板用树脂芯凸点COG封装、低温焊接等技术的最新进展.并对SiP三维封装技术中封装叠层FFCSP技术进行了着重的阐述.指出随着低温焊接、连接部树脂补强以及与Si热膨胀系数相近基板的出现,电子封装构造的精细化才能成为可能,为各种高密度封装、三维封装打下坚实基础.     

高可靠先进微系统封装技术综述

在人工智能、航空航天、国防武器装备电子系统小型化、模块化、智能化需求驱动下,系统级封装设计及关键工艺技术取得了革命性突破。新型的系统封装方法可把不同功能器件集成在一起,并实现了相互间高速通讯功能。封装工艺与晶圆制造工艺的全面融合,使封装可靠性、封装效率得到极大的提升,封装寄生效应得到有效抑制。文章概述了微系统封装结构及类型,阐述了高可靠晶圆级芯片封装(WLP)、倒装焊封装(BGA)、系统级封装(SIP)、三维叠层封装、TSV通孔结构的实现原理、关键工艺技术及发展趋势。     

新型微电子封装技术

本论文综述了自二十世纪九十年代以来迅速发展的新型微电子封装技术,包括焊球阵列封装(BGA)、芯片尺寸封装(CSP)、圆片级封装(WLP)、三维封装(3D)和系统封装(SIP)等项技术。同时,叙述了微电子三级封装的概念。并对发展我国新型微电子封装技术提出了一些思索和建议。     

光子集成技术的发展及其对WDM系统的影响

本文对光子集成技术及其发展进行了简要介绍,重点分析了该技术对光波分复用(WDM)传输系统的深远影响,并分析了其未来的发展趋势.     

Integrated RF architectures in fully-organic SOP technology

Future wireless communications systems require better performance, lower cost, and compact RF front-end footprint. The RF front-end module development and its level of integration are, thus, continuous challenges. In most of the presently used microwave integrated circuit technologies, it is difficult to integrate the passives efficiently with required quality. Another critical obstacle in the design of passive components, which occupy the highest percentage of integrated circuit and circuit board real estate, includes the effort to reduce the module size. These issues can be addressed with multilayer substrate technology. A multilayer organic (MLO)-based process offers the potential as the next generation technology of choice for electronic packaging. It uses a cost effective process, while offering design flexibility and optimized integration due to its multilayer topology. We present the design, model, and measurement data of RF-microwave multilayer transitions and integrated passives implemented in a MLO system on package (SOP) technology. Compact, high Q inductors, and embedded filter designs for wireless module applications are demonstrated for the first time in this technology.     

System on Wafer: A New Silicon Concept in SiP

System integration is clearly a driving force for innovation in packaging. The need for miniaturization has led to new architectures that combine disparate technologies and materials. Today several different approaches have been developed. These include technologies like system in package. In this way, a new concept for heterogeneous integration is currently being developed at CEA-LETI and is called system on wafer (SoW). This concept is based on a chip to wafer approach. Every component is achieved by using wafer-level technologies, and the final system is performed by single component mounting on a silicon substrate. The main strength of this approach is to use silicon as a substrate for components and for basic support. To perform the SoW, a generic technological toolbox is needed. This includes every standard packaging technology such as flip chip, signal rerouting, and passive component integration as well as new advanced technologies such as microelectromechanical systems packaging, advanced interconnections, energy source integration, integrated cooling, or silicon through vias. In this paper, the SoW concept will be presented and the generic toolbox for SoW achievement will be described.