并行文件系统的设计

在大规模并行处理巨型机（ＭＰＰ）的设计中，提高Ｉ／Ｏ性能同提高计算能力和通信能力同样重要。并行文件系统（ＰＦＳ）在多个Ｉ／Ｏ结点的多个磁盘上，分布文件系统和文件的磁盘块，将文件读写在计算结点转化成多个对物理块的直接Ｉ／Ｏ请求，利用预读，预分配，磁盘缓冲式区和异步Ｉ／Ｏ增加Ｉ／Ｏ的并发生，在特定的文件使用模式下，也是ＭＰＰ应用的主要Ｉ／Ｏ模式，获得很高的Ｉ／Ｏ效率。     

SPP外围子系统的设计与实现

并行处理机外围子系统的设计和实现技术直接影响整个系统的性能价格比，本文根据ＳＰＰ体系结构的特点和实际应用需要，在前端服务器与ＳＭ／ＳＳＭ之间设计了专用的Ｉ／Ｏ处理机，使得系统Ｉ／Ｏ设备与ＳＭ／ＳＳＭ之间直接进行高速数据传送，从而大大提高系统的Ｉ／Ｏ性能。在Ｉ／Ｏ处理机的设计中，采用了ｉ８６０＋８２３８０＋ＳＲＡＭ的总体结构，从而实现了处理机访问主存和ＤＭＡ控制器访问ＳＲＡＭ之间的并行。     

并行文件系统扩容与I/O节点负载平衡策略

在规模并行处理系统ＭＰＰ商业化应用中,并行文件系统容量与Ｉ／Ｏ节点的负载平衡一直是挖掘整个系统并行性,进而提高系统性能的关键问题之一。本文从分析Ｐａｒａｇｏｎ大规模并行处理系统的体系结构和并行文件系统的体系结构出发,给出了并行文件系统的扩容策略,使用ＭＰＰ系统的Ｉ／Ｏ节点平衡负载理论模型,给出了实际工程应用中的负载平衡策略。     

SPP并行I／O处理机的设计与实现

可扩展并行处理机系统有两个需要解决的问题：（１）多级互连网络的延迟；（２）吞吐能力；本文根据ＳＰＰ体系结构的特点和实际应用的需要提出了解决这两个瓶颈问题的有效方法在前端服务器与共享存储器之间设计专用的并行Ｉ／Ｏ处理机作为系统Ｉ／Ｏ设备与ＳＭ／ＳＳＭ的直接数据通路。     

两条PCI多流并发I/O结点实现技术研究

当微处理器速度快速提高的同时,受限于机电等因素的Ｉ／Ｏ性能却难以同步增长,因而许多应用程序如天气预报,石油地震数据分析等在ＭＰＰ上运行时文伯Ｉ／Ｏ总是瓶颈。为了提高Ｉ／Ｏ性能,提出两条ＰＣＩ总线多流并发Ｉ／ＯＮ设计实现方案。     

并行数据库系统中并行I／O的研究与实现

并行Ｉ／Ｏ是基于无共享结构的并行数据库系统提高性能的有效途径之一。它通过并行磁盘服务和网络传输并行化提供了高带宽Ｉ／Ｏ。文章设计实现了基于无共享结构的并行数据库系统的并行Ｉ／Ｏ,探讨了设计并行Ｉ／Ｏ时的几个关键问题及实现技术。     

提高可扩展并行机群并行I/O效率的一个方法

随着ＣＰＵ性能的高速提升,系统Ｉ／Ｏ能力的不足越来明显地成为提高ＮＯＷ系统整体性能的瓶颈。在分析现有基于ＮＯＷ系统的并行Ｉ／Ｏ算法的基础上,通过理论推导,给出了一种寻求计算进程与计算结点之间最佳映射的方法。该方法可以在数据重分配时,使各计算的通信量小,从而达到提高系统并行Ｉ／Ｏ效率的目的。     

通用并行与分布式计算机联机监测系统 OM的设计与实现

监测技术对并行与分布式计算机的性能评估及调试都是至关重要的。联机监测是在采集数据的同时进行观察分析，可以监机器及其软件的内部动态行为，提高性能评估及调试的效率。ＯＭ是一种通用并行与分布式计算机联机监测系统，它采用自行设计的ＴＡＢ描述语言来实现其通用性。介绍了ＯＭ的设计、实现及其在华北计算机所ＭＰＰ机的应用实践。     

VPP500并行巨型机的体系结构

ＶＰＰ５００向量并行处理机是一台高度并行的分布式存储器巨型计算机，性能范围是６．４￣３５５ＧＦＬＯＰＳ，主存容量为１￣２２２ＧＢ。该系统可支持４￣２２２个由高带宽交叉开关网络互连的处理器。ＶＰＰ５００与当前大规模并行系统截然不同的三个关键特征决定了其体系结构。第一，它的组成部件是１．６ＧＦＬＯＰＳ的向量处理器，比大规模并行处理机（ＭＰＰ）中使用的处理器快一个数量级。这种极高的单处理器性能降低了系统     

面向MPP Fortran的程序自动并行化

ＭＰＰ Ｆｏｒｔｒａｎ是Ｃｒａｙ公司为分布存储、全局编址的Ｃｒａｙ Ｔ３Ｄ ＭＰＰ系统推出的一种数据并行语言。本文首先介绍了ＭＰＰ Ｆｏｒｔｒａｎ的主要特点，然后以该语言为例，对面向ＭＰＰ系统程序自动并行化的基本内容以及关键技术进行了分析和探讨。     

MCIM——存储器为中心的互联机制的并行系统结构

并行系统中各结点间的互联网络是高性能计算机的一个关键研究领域。３０多年来传统上各种互联网络是以逻辑电路为基础所构成的〔１〕。然而，系统结构及其概念应随计算机工艺的进展而变化。本文提出一种新型的并行系统结构，它采用多端口快速静态存储器作为各结点机之间的互联机制ＭＣＩＭ。与传统的逻辑电路互联网络相比，ＭＣＩＭ可以减少ＭＰＰ系统中的消息传递延迟；可以克服网络并行计算系统ＮＰＣ中网络适配卡总线传递速率的瓶颈；可以大量减少网络协议开销。在当前ＶＬＳＩ工艺条件下，ＭＣＩＭ的实现是低价高效的。本文讨论了ＭＣＩＭ并行系统结构，通信路径的仲裁与选择。本文还阐述了ＭＣＩＭ仿真工具，给出了实验结果     

一个选择算法及其并行化

文中用合并选择的思想及堆上的最佳算法，给出了求解选择问题的一个新算法及其相应的并行化。将串行合并选择算法的复杂度ｎＬｏｇｋ＋Ｏ（ｎ）降低到（ｎＬｏｇｋ）／２＋（ｎＬｏｇＬｏｇｋ）／２＋Ｏ（ｎ），并保持了原并行算法的结构，在ＳＩＭＤ树型机器的并行计算模型上，并行运行     

Neuron 3150的并行I/O接口对象及其应用

介绍Ｎｅｕｒｏｎ芯片ＭＣ１４３１５０的并行Ｉ／Ｏ接口对象，着重说明Ｎｅｕｒｏｎ３１５０工作在从Ｂ方式下的令牌传送协议，并给出Ｎｅｒｕｏｎ３１５０工作在从Ｂ模式下与微自卫 Ｍ６８ＨＣ１１Ａ１的接口电路。     

实现全双工异步串行通信的LON节点

ＮｅｕｒｏｎＣｈｉｐ提供有关１１个可编程Ｉ／Ｏ引脚（ＩＯ０—ＩＯ１０），它们可工作在３４种工作方式下，例如：位Ｉ／Ｏ；字节Ｉ／Ｏ；异步串行Ｉ／Ｏ；并行Ｉ／Ｏ等。其中异步串行通信方式仅能工作在半双工方式。本文作者根据实际应用的需要设计实现了异步串行通信的全双工工作方式，并已用于实际节点。     

I~2C串行总线在单片机上的实现

介绍了Ｉ２Ｃ串行总线的性能和特点，以串行Ｅ２ＰＲＯＭ为例，提出了一种在８０３１上利用其Ｉ／Ｏ线实现Ｉ２Ｃ总线的方法，并给出了相应的汇编程序。     

并行计算机I／O子系统结构分析

本文分析了并行计算机Ｉ／Ｏ子系统逻辑模型,并从Ｉ／Ｏ子系统物理接口、Ｉ／Ｏ子系统分布与互连以及Ｉ／Ｏ结点内部结构三方面详细对比、分析子Ｉ／Ｏ子系统的物理实现。     

多处理机并行处理模拟器的设计与实现

“多处理机并行处理模拟器”是旨在帮助使用者巩固和加深对典型的并行计算机系统－－ＭＩＭＤ多处理机系统－－进行并行处理基本工作过程的理解，通过实际编写并行应用程序并对其模拟执行的过程进而引导其进行更为深入研究与开发的计算机辅助教学系统。通过对ＭＩＭＤ多处理机系统体系结构、编译器和操作系统基本牲的模拟，实现了对作业／作业步和ＤＯ循环级并行性的显式及隐式开发，依据“单独并行段”和“主动抽取”策略可对并行代     

分布存储并行计算机优化数据安放一种方法

本文分析了面向分布存储ＳＩＭＤ／ＭＩＭＤ并行机的并行程序的优化数据安放问题，在ＦＯＲＡＬＬ程序模型和ＭＥＳＨ通信模型上，研究了数据分解过程中减少通信代价的优化要求，我们使用编好图描述并行数组之间的对准需求，通过消除维偏好图中的冲突，可得到维对准对准图，一个维对准图就对应一个数据安放方案，维对准图的总代价越大，对应的通信代价就越小，文中给出了最大代价维对准图的一个近似算法。     

基于PDM框架的并行集成技术研究

本文具体论述了基于ＰＤＭ的产品集成开发体系结构及系统集成框架。依据并行工程的产品开发哲理及细化设计循环的思想,分析了ＣＡＤ／ＤＦＭ／ＣＡＰＰ／ＣＡＭ并行集成的实现方法。通过ＯＤＢＣ标准接口的方式实现了与ＭＩＳ、ＭＲＰⅡ系统的集成,有效地达到了企业内部信息资源的共享。基于ＰＤＭ框架来实现ＣＡＤ／ＣＡＰＰ／ＣＡＭ的并行集成是一种较为理想的模式。     

基于PDM框架的并行集成技术研究

本文具体论述了基于ＰＤＭ的产品集成开发体系结构及系统集成框架。依据并行工程的产品开发哲理及细化设计循环的思想,分析了ＣＡＤ／ＤＦＭ／ＣＡＰＰ／ＣＡＭ怕实现方法。通过ＯＤＢＣ标准接口的方式实现了与ＭＩＳ、ＭＲＰＩＩ系统的集成,有效地达到了企业内部信息资源的共享。基于ＰＤＭ框架来实现ＣＡＤ／ＣＡＰＰ／ＣＡＭ的并行集成是一种较为理想的模式。