DDS的输出杂散及抑制技术

文章列举了造成DDS输出杂散的主要来源,针对累加器相位截断造成的DDS输出信号误差进行分析,并应用适当的随机序列累加到DDS的相位序列中,从而将周期性误差序列造成的幅度较大的杂散变成均匀分布的宽带噪声,在一定程度上改善了DDS的输出频谱。     

无相位截断误差的DDS设计实现

通过修改传统的直接数字合成(DDS)设计方法,提出了一种无相位截断误差的DDS设计方案.该方案降低了系统正弦采样存储表的需求空间,减轻了存储量对提高信号精度的限制,消除了传统设计中相位截断给最终输出信号频谱的影响,提高了DDS的性能.该方案可以应用于载波合成,频偏调制等通信信号处理领域,可采用FPGA,DSP,MCU等各种硬件平台予以实现.     

DDS相位截断杂散分析

从相位截断误差序列本身的特性,采用三角函数小角近似法,结合时域采样、频域采样和调制等相关理论,推导了相位截断杂散的数目,幅值和位置分布的数学表达式.提出了计算直接数字频率合成器(Direct Digital Synthesizer,DDS)输出频谱结构的简化算法,且杂散幅度计算精度可以通过控制频谱混叠次数实现.Matlab仿真验证了推导过程以及由此得到的算法的正确性.     

基于FPGA的DDS设计及实现

针对DDS频率转换时间短,分辨率高等优点,提出了基于FPGA芯片设计DDS系统的方案。该方案利用Altera公司的QuartusⅡ开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计,可得到相位连续、频率可变的信号,并通过单片机配置FPGA的E^2 PROM完成对DDS硬件的下栽,最后完成每个模块与系统的时序仿真。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。     

DDS激励PLL频率合成器的设计与实现

介绍了DDS(直接数字式频率合成器)激励PLL(锁相环)频率合成器的主要设计过程和设计参数.它的硬件设计是由控制器部分、DDS部分和锁相环路部分三部分的设计组成.跳频序列选择m序列,将之写入到DDS的PIR(相位增量寄存器)中,完成软件控制DDS输出的频率跳变过程.给出了实测数据表明满足设计要求.     

Sagnac光纤水听器锯齿波相位偏置技术

提出了Sagnac光纤水听器锯齿波主动相位偏置方案,分析了锯齿波2π复位误差对系统性能的影响。采用频率为94.05kHz,复位电压为10.84V的锯齿波对信号进行调制,将系统偏置在π/2附近。为抑制2π复位误差的影响,采用与锯齿波同步的脉冲信号控制模/数(A/D)转换器定时采样,采样结果就是所需的声音信号。实验表明,该系统在10kHz频率响应处信号幅度平均值为0.067rad,方差为3.08×10-5rad,信号幅度相对变化仅为0.046%,系统相位偏置十分稳定。     

基于DDS芯片AD9858的复杂雷达信号模拟器设计

设计了一种基于直接数字合成（DDS）的复杂雷达信号模拟器。与传统的频率合成方法相比,DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。利用双口随机存储器的高速数据存取与现场可编程门阵列器件的高性能、高集成度相结合,可以克服传统DDS设计中的很多不足,从而设计开发出性能优良DDS系统。     

基于FPGA与MSP430的单相数字移相系统的设计与实现

本文介绍了一种基于FPGA与MSP430技术的单相数字移相系统的设计方案。实现了直接数字式频率合成(Direct Digital Synthesizer,DDS)两路幅值、相位、频率可调的正弦信号的产生。完成了幅值、相位的自动跟踪校准。最终实现了相位在0～360°可调,相位差分辨率0.1°;频率在45～350Hz可调,频率分辨率为0.1Hz;信号幅值在0～5V可调,分辨率为0.05V。     

基于闭环控制的高精度三相电源的设计

针对某设备所需的三相电源相位精度要求高的特点,在传统DDS技术的基础之上,设计了一款高度对称的三相电源。该设计采用数字闭环控制模型,利用相位误差自动检测值作为反馈,在DDS模块中增加相位自动修正,以达到高精度稳频和高精度三相对称的目的。     

基于DDS的SAR点目标回波模拟源的设计与实现

合成孔径雷达(SAR)模拟技术在SAR的研究和系统研制工作中具有十分重要的作用.设计并实现了基于直接数字合成技术(DDS)的SAR系统点目标回波模拟源,该模拟源主要包括ARM控制单元和DDS线性调频信号源两个部分.由ARM控制单元根据点目标回波信号模型计算得到多普勒相位值、方位幅度加权值等参数,控制线性调频信号的相位和幅度,直接产生模拟的回波信号.实验结果表明,该模拟信号源电路工作正确可靠,能满足SAR系统设计要求.     

DDS相位截断杂散谱精确分析方法的改进

直接数字频率合成器(DDS)相位截断误差序列是DDS输出信号误差的主要来源,很有必要对DDS相位截断误差序列的谱进行研究。文献[1]提出了DDS相位截断杂散谱的精确分析方法,该文对DDS的相位截断杂散谱精确分析方法进行改进,提出一种新的精确分析方法,通过这种方法可以方便地确定不同频率控制字的杂散谱分布。此外新方法对改进算法与原算法的性能进行了分析,通过比较,改进算法的计算量明显比原算法的计算量要小,易于仿真。     

基于FPGA的QPSK信号源的设计与实现

调相脉冲信号可以获得较大的压缩比,它作为一种常用的脉冲压缩信号,在现代雷达及通信系统中获得了广泛应用。随着近年来软件无线电技术和电子技术的发展,DDS（直接数字频率合成）用于实现信号产生的应用越来越广。DDS技术从相位的概念出发进行频率合成,它采用数字采样存储技术,可以产生点频、线性调频、ASK、PSK及FSK等各种形式的信号,其幅度和相位一致性好,具有电路控制简单、相位精确、频率分辨率高、频率切换速度快、输出信号相位噪声低、易于实现全数字化设计等突出优点。     

采用FPGA技术实现DDS频率合成

采用FPGA技术来实现DDS数字频率直接合成,DDS由相位累加器和正弦ROM查询表块组成,通过设定不同的相位累加器初值和初始相位初值,可以调节两路相同频率正弦信号之间的相位差,从而产生两路数字式的频率、相位和幅值可调的正弦波信号。     

DDS在SystemView上的仿真设计

本文介绍了直接数字频率合成器（DDS）的工作原理和System View的应用，并使用SystemView建立了DDS的仿真系统，得到了相位截断对DDS的影响的仿真结果，对研究和设计DDS系统有着实际意义。     

基于PCI+DSS技术的任意波形发生器的设计

助虚拟仪器设计思想,采用DDS(直接数字合成技术)技术,将需要产生的波形进行采样,并把采样值数字化后存入存储器作为查找表,然后通过查表方法将数据读出,经过高速DA转换器转换成模拟量,从而把存入的波形重新合成出来。借助系统对应的驱动程序,用户可以编程生成自己期望的波形信号,可以方便地通过上位机软件设置生成信号的频率和幅值,应用灵活方便。     

基于ARM9的三相不平衡度测试仪设计

以嵌入式ARM9控制器LPC3250为核心,并采用同时采样A/D转换器,设计了手持式三相不平衡度测试仪。可以同时测量8路交流信号的有效值、相位及三相电压电流的序量和不平衡度,且具有良好的人机界面。系统通过提高采样率并引入全相位FFT算法,可大幅提高幅值与相位测量精度,从而提高不平衡度的测量精度。系统可以将被测参数、趋势值、波形数据等存入SD卡,并通过网络接口实现远端通信,从而实现远程监控。     

伪随机阵列中的相位关系

本文研究由折合m序列构成的伪随机阵列(PRA)。这种PRA的每一列均为m序列的非完全采样。因此本文先研究m序列在非完全采样情形下,采样序列之间一般的相位关系,由此得出了一个公式,此式可以确定采样间隔相同而采样起点不同的采样序列之间的相位关系。再利用此式确定出PRA列与列间的相位关系。最后,根据这些关系,设计出了一种简单电路,可以按行产生PRA。     

利用单片机和CPLD实现直接数字频率合成(DDS)

与传统的频率合成方法相比，DDS合成信号具有频率切换时间短，频率分辨率高，相位变化连续等诸多优点，使用单片机灵活的控制能力以及良好的人机对话功能与CPLD器件的高性能，高集成度相结合，可以克服传统DDS设计中的很多不足，从而设计开发出性能优良的DDS系统。     

基于SOPC的DDS信号源的实现

本文介绍了直接数字频率合成(DDS)的工作原理以及基于可编程片上系统(SOPC)实现DDS信号源。设计的DDS信号源以Cyclone器件为核心,用嵌入在FPGA中的N ios软核CPU作为控制来实现频率、相位和幅度的数字预制和步进,利用FPGA的RAM位放置正弦查找表,同时利用FPGA的逻辑单元实现相位累加等其它数字逻辑功能。实现了两路相位完全正交的DDS信号源。     

DDS频率合成器相位截断误差频谱特性仿真分析

DDS频率合成器中由于一般只取相位累加器的高A位，用来寻址，从而产生了相位截断误差，导致输出谱杂散。利用仿真工具Systemview对相位截断误差频谱特性进行了仿真分析，对DDS频率合成器设计中频率控制字及低通滤波器的选择具有一定的指导意义。