VHDL语言高级综合子集的确立及其实现方法

越来越多的高级综合系统采用或接受ＶＨＤＬ语言作为设计输入，但ＶＨＤＬ语言的语义本质是基于模拟而非基于高级综合的，许多语法现象不能或不适于进行综合。本文系统地分析了ＶＨＤＬ语言的可综合性问题，详细讨论了ＶＨＤＬ语言的各种语法现象的可综合性，并结合实际系统分析了ＶＨＤＬ语言高级综合子集的确立及实现方法。     

标准硬件描述语言VHDL

ＶＨＤＬ（ＶＨＳＩＣ Ｈａｒｄｗａｒｅ Ｄｅｓｃｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ，ＶＨＳＩＣ硬件描述文）作为ＩＥＥＥ标准设计语言，是电子ＣＡＤ技术发展的重要里程碑。ＶＨＤＬ语言正在逐步为广大电子设计师了解和掌握。本文主要介绍了ＶＨＤＬ语言的特点、构件和描述风格。     

VHDL与电子自动化

随着电子设计自动化（ＥＤＡ）时代的到来，传统的硬件设计方法已经无法满足人们的要求了，ＶＨＤＬ语言作为一种高级硬件描述语言，由于它能以形式化的方式描述数字系统，从而大部分繁琐的工作可以由计算机来完成，而设计师能专注于整个系统的设计。ＶＨＤＬ的出现为电子设计自动化（ＥＤＡ）的发展打下了坚实的基础，也给硬件设计领域带来一场革新。本文就此介绍了ＶＨＤＬ语言的基本构成和语句，及使用ＶＨＤＬ语言设计的优点。     

基于VHDL的FPGA器件设计

本文详细讨论了用ＶＨＤＬ语言进行ＦＰＧＡ设计的方法，阐明了ＶＨＤＬ语言的基本概念以及ＶＨＤＬ的综合过程，并举例说明了如何编写可综合的ＲＴＬ级ＶＨＤＬ代码。     

基于VHDL高级综合的条码阅读预处理器的FPGA设计

文中定义了条码阅读处理器的功能，给出其ＶＨＤＬ语言的行为源描述，讨论了在ＶＨＤＬ高级综合系统ＨＬＳ／ＢＩＴ的支持下面向ＦＰＧＡ，从算法级行为描述开始，自顶向下地进行条码阅读预处理器的设计过程，从中可见，ＶＨＤＬ高级综合和ＦＰＧＡ的结合，是一种简化设计复杂度，提高设计时效的ＡＳＩＣ的简便方法。     

VHDL硬件描述语言及其发展

本文简要介绍ＶＨＤＬ语言的基本特征和支持系统，总结了ＶＨＤＬ语言的目前研究状况，指出以ＶＨＤＬ语言为接口，研制我们的设计自动化工具是正确的抉择。     

一个C语言实现的工程数据库系统REDVDBS

本文介绍了一个用Ｃ语言实现的工程数据库系数ＲＥＤＶＤＢＳ。它是专为我们自行开发的油藏描述视算软件包ＲＥＤＶ而设计的数据库管理子系统，用于管理系统中的三大类数据：原始数据、参数及结果数据，设计该子系统的目的是针对现有商品化关系数据库与程序设计语言之间的阻抗失配问题以及保证ＲＥＤＶ软件的独立版权，文章介绍了该子系统的系统结构，系统功能、系统特点以及设计过程中变长记录文件的处理。     

V2C＋＋——一个用C＋＋实现的VHDL翻译型模拟器

由于面向对象的Ｃ＋＋语言更贴近描述硬件对象的ＶＨＤＬ语言Ｃ＋＋实现翻译型ＶＨＤＬ模拟器，并利用Ｃ＋＋本身的编译器的优化功能，可以得到运行的时间和空间方面效率较高的ＶＨＤＬ模拟器，Ｖ２Ｃ＋＋的原型设计和初步实践表明，用Ｃ＋＋实现ＶＨＤＬ翻译性模拟器比解释性模拟器具有较高效率，利于较大规模的电路的模拟。     

基于VHDL的系统规范语言的研究

将ＶＨＤＬ语言应用到嵌入式系统的设计提供支持是扩展ＶＨＤＬ对系统级设计支持的一种研究途径．本文考察了几个典型的对系统级设计提供支持的规范语言，它们都将ＶＨＤＬ集成到自己的设计方法之中．在此基础上，作者总结了支持系统级设计的规范语言的基本要素，指出将形式描述方法与ＶＨＤＬ相结合可提供一种更有效的设计支持工具．     

VLSI设计中面向VHDL的图形接口

本文着重讨论了数字电路设计中采用ＶＨＤＬ语言作为设计工具时的图形接口问题，介绍了ＶＨＤＬ语言作为开发工具的系统采用图形接口的必要性，同时还介绍了ＶＨＤＬ语言可采用图文混合编辑的依据，以及采用图文混合编辑时ＶＨＤＬ描述由分解到合并生成源描述的思想，是ＲＭＳ仿真系统ＶＨＤＬ图形输入的基础。     

高级综合前的检查和转化

Talent2000中VHDL文件的编译中间结果用于综合和模拟,VHDL是面向模拟的语言,并不是所有的VHDL语句都可以综合,在一个实用化高级综合系统中,除了根据可综合子集检查VHDL源描述之外,还要求可综合VHDL描述具有一定的风格。在进行高级综合前,必须对VHDL文件编译的中间结果进行处理,包括语句可综合性检查、VHDL描述的可综合性风格检查、循环语句展开和子程序内联。该文给出了要求VHDL描述具有可综合性风格的原因,实现了面向高级综合的检查、循环语句的展开和子程序内联。     

CPLD在交流电机控制系统中的测速应用

介绍了基于CPU的交流电机控制系统测速子系统的设计原理及自顶向下的设计方法。测速子系统应用一片复杂可编程器(CH0)EPM7128和VHDL语言设计，不占用电机控制系统中主控DSP芯片TMS320C32的硬件资源并简化了DSP测速软件设计。     

基于CAD技术的数字逻辑系统

数字逻辑系统的设计离不开计算机辅助设计CAD工具的帮助，尤其是VHDL硬件描述语言。该语言采用模块化的设计方法，自顶向下完成全部设计和综合过程，最终生成印刷电路板或专用集成电路，论述了高级语言VHDL的行为模块描述和结构模式描述，介绍了数字逻辑系统的设计方法和步骤，继而通过一个简单设计实例讨论了VHDL语言模块化的综合描述过程。     

数字电路的VHDL综合技术

系统介绍了数字电呼设计的VHDL综合技术和VHDL描述的三种主要方式，并给出了VHDL综合中应遵循的一些规则。     

VHDL高级综合前词法语法分析的研究与实现

利用YACC与LEX来完成VHDL语言高级综合前端的词法与语法分析器设计。介绍词法分析模块，语法分析模块以及错误处理模块的设计方法。利用Windows平台卞的Parser Generator 2．0生成词法与语法的C文件，在Visual C＋＋6．0中编译该C文件，生成可执行程序。     

VHDL语言行为描述划分的研究与实现

硬件描述语言行为级划分的处理对象是行为级的硬件描述，其结果可以用来指导综合中数据通路的设计实现及后续综合。本文研究ＶＨＤＬ语言行为描述划分的内容和系统设计方法，提出了一种类层次可变权的ＶＨＤＬ语言行为划分算法，该算法将单级层次划分算法与多级层次划分算的思想统一到一种算法中；针对行为划分的目标特点本文在划分因素评估中提出了规模因素的思想。