C8051F单片机的软件IAP技术

引言 C8051Fxxx系列高速SoC单片机是由美国Cygnal公司开发的完全集成的混合信号系统级芯片,具有与8051兼容的微处理器内核。C8051Fxxx单片机有大容量的Flash存储器,用于存储程序代码和非易失性数据,可在应用编程。以C8051F120为例,C8051F120x和C8051F13x系列MCU内部有128KB（C8051F12x和C8051F130／1）或64KB（C8051F132／3）的在应用可编程Flash存储器,用于程序代码和非易失性数据存储;另外还有256字节的Flash页,可以用于数据存储。可以通过JTAG接口对Flash存储器进行在应用编程,或由应用软件使用MOVX指令编程。     

基于STM32的Flash存储器坏块自动检测

针对Nand Flash存储器存在坏块的问题, 提出一种基于STM32的Flash存储器坏块自动检测方法, 通过STM32内部可变静态存储控制器, 发出相应的数据、地址、控制信号, 在不增加外部器件的情况下, 快速访问Flash存储器, 并给出了部分硬件电路和C语言编写的程序代码. 该设计已成功实现自动检测Flash坏块的功能; 操作简单、检测速度快、准确率高; 并能读取Flash的ID号检测Flash性能, 同时能够存储和读取2GB数据.     

Flash单片机自编程技术的探讨

Flash的可自编程性(Self-Programmability)是指,用Flash存储器中的驻留软件或程序对Flash存储器进行擦除/编程,但是,要求运行程序代码的存储区与待编程的存储区不在同一模块中。因此,只有一个片上Flash存储器模块的微处理器,是不能在进行擦除/编程Flash操作的同时执行程序的。目前,有两种途径可以解决:①在擦除/编程Flash的过程中,将CPU置于空闲状态;②将擦除/编程Flash的指令复制到RAM,再由CPU来执行。TI公司的MSP430系列Flash型单片机内部集成有Flash控制器,可以采用外部编程器进行烧写,也可以利用自己的程序修改Flash的内容,…     

基于CPLD的Flash读取控制的设计与实现

在使用Flash存储数据时,有时需要对其设计读写控制逻辑.本文介绍了用VHDL语言在CPLD内部编程,实现对Flash中数据的读取控制的具体方法,并给出了时序仿真波形.根据需求进行相应的修改,该设计可以支持可多种数据输出宽度,因而具有较好的灵活性.     

FPGA器件在嵌入式系统中的配置方式的探讨

通过说明FPGA的各种配置方式及各种配置文件的使用,重点探讨了在嵌入式系统中使用FPGA的软硬件设计。使用微处理器在线配置FPGA时,需要将存储在Flash中的配置文件,通过微处理器的I/O口存储到FPGA的数据存储器(SRAM)。文中详述了如何利用FPGA的被动串行方式(PS)配置方式,和根据配置时序实现嵌入式系统中FPGA的配置电路和相应的应用软件的过程。     

基于ARM的硬盘数据存储板的设计实现

为了满足航空数据采集系统中存储大容量数据的要求,对利用嵌入式微处理器和硬盘实现大容量数据存储进行了研究,提出了一种可靠、易实现的设计方法.应用ARM7微控制器控制数据的采集,并按照一定格式存储至硬盘,增强了系统的稳定性与智能性.结合嵌入式计算技术,介绍了数据存储板的设计思路和实现方案.详细介绍了ARINC429数据的采集过程,板载微处理器和IDE接口存储器的连接方法,以及数据文件系统的存储格式,为数据存储系统的开发提供了一套完备方案.实验结果表明,存储板长时间工作正确可靠.     

固态硬盘性能优化研究与实现

为了实现计算机内部硬盘存储数据的高速要求,通过在FPGA 芯片XC5VFX130T内部构建多通道并行架构的方法,设计了一种基于SATA3.0接口的多通道固态硬盘存储系统。在硬件方面,巧妙地采用了利用NAND Flash 的并行流水机制与有效配置数据缓存相结合的方法来解决系统的存储速度;在软件方面,采用数据补偿策略解决连续地址数据读写时存在的地址偏移问题;并对系统参数以及软硬件数据流程的优化进行了研究与实现。实验测试结果表明,该系统具有存储速度快,并行性和扩展性强等特点。     

基于FPGA的NAND Flash坏块处理方法

针对NAND Flash在存储数据时对可靠性的要求,分析传统坏块管理方式的弊端,提出一种基于现场可编程门阵列(FPGA)的坏块处理方案,采用在FPGA内部建立屏蔽坏块函数的方法屏蔽坏块。该方法彻底屏蔽对坏块的操作,可以实现对Flash的可靠存储。实际工程应用证明其具有较高的可靠性。 关键词：     

基于Asp.net的Flash与数据库通讯实现

Flash通过ActionScript来实现集成外部的数据到Flash应用程序中以允许更复杂和强壮的数据驱动应用程序,Flash和.NET都把它们自己推荐为跨平台的解决方案并且由此相互配合,各取所长.这篇文章将同你一起讨论Flash通过Asp.NET与数据库之间的数据通讯方法.     

基于ARM的电台训练模拟器的数据存储实现

IAP以扇区为单位对片内Flash进行操作的特性以及固定的片内Flash存储空间限制了数据与程序代码的存储.为了解决此问题,提出了结合分散加载配置目标文件设计电台参教的存储,实现了电台参数在运行时的更新与存储,此方法适用于其他系统类似的应用情况.     

存储器在数字通信中的应用及发展趋势

论述了FIFO存储器在光电数／模转换装置中的应用,以及存储器发展趋势。存储器是用来存储程序和数据的部件,对于计算机来说,有了存储器,才有记忆功能,才能保证正常工作。双端口FIFO存储器,可以让两个系统的CPU同时访问,一个写,一个读,访问数据顺序是先进先出。使双机系统同时工作,提高了系统计算速度。存储器是CPU与CPU、CPU与其他设备沟通的桥梁。     

A Survey of Non-Volatile Main Memory Technologies: State-of-the-Arts,Practices, and Future Directions

Non-Volatile Main Memories(NVMMs)have recently emerged as a promising technology for future memory systems.Generally,NVMMs have many desirable properties such as high density,byte-addressability,non-volatility,low cost,and energy efficiency,at the expense of high write latency,high write power consumption,and limited write endurance.NVMMs have become a competitive alternative of Dynamic Random Access Memory(DRAM),and will fundamentally change the landscape of memory systems.They bring many research opportunities as well as challenges on system archi-tectural designs,memory management in operating systems(OSes),and programming models for hybrid memory systems.In this article,we first revisit the landscape of emerging NVMM technologies,and then survey the state-of-the-art studies of NVMM technologies.We classify those studies with a taxonomy according to different dimensions such as memory ar-chitectures,data persistence,performance improvement,energy saving,and wear leveling.Second,to demonstrate the best practices in building NVMM systems,we introduce our recent work of hybrid memory system designs from the dimensions of architectures,systems,and applications.At last,we present our vision of future research directions of NVMMs and shed some light on design challenges and opportunities.     

基于WINCE系统软件开发的内存研究

WINCE系统内存配置较小,嵌入式软件如果出现内存泄露问题,将会导致系统的可用内存不足,甚至出现系统崩溃。为此针对WINCE操作系统内存的管理和应用,通过引入一个在实时更新动态图的过程中出现内存泄露的案例,阐述了关于内存管理和内存应用的重要知识点,包括内存模型和内存分配方式,分析了在该案例中出现内存泄露的原因,提出了与案例中出现的内存泄露相似问题的解决方法,并针对一般情况下如何防止内存泄露作了简单介绍,最后详细阐述了案例中为了优化内存所做的工作,对编程者有很好的指导作用。     

一种适用嵌入式系统的自适应动态内存管理方案

实时性、可靠性、高效性的要求,使得许多嵌入式应用使用自己的内存管理方案。任何内存碎片的产生无疑都是对大块内存频繁分割造成的,适当减少对大块内存的分割,就会减少内存碎片的产生,但在减少分割内存块的同时又如何才能满足系统对内存的需求呢?文中在对当今最常用的两种内存分配算法分析的基础上提出一种新的适用于嵌入式系统的内存管理算法——自适应动态内存分配算法,重点就如何减少内存碎片,提高内存利用率,提出了新的构想与实现。望其成为嵌入式系统中内存管理算法的模板。     

抗电路板级物理攻击的操作系统防御技术研究

计算设备处理和存储日益增多的敏感信息,如口令和指纹信息等,对安全性提出更高要求.物理攻击技术的发展催生了一种通过攻击电路板级硬件组件来获取操作系统机密信息的攻击方法:电路板级物理攻击.该类攻击具有工具简单、成本低、易流程化等特点,极容易被攻击者利用形成黑色产业,是操作系统面临的新安全威胁和挑战.在处理器上扩展内存加密引擎可抵抗该类攻击,但是目前大部分计算设备并未配备该硬件安全机制.学术界和产业界提出软件方式抗电路板级物理攻击的操作系统防御技术,该类技术已成为近年来的研究热点.深入分析了该类技术的研究进展,总结其技术优势和不足,并探讨其发展趋势.首先,介绍了电路板级物理攻击的定义、威胁模型、现实攻击实例.之后,介绍软件方式抗电路板级物理攻击的操作系统防御技术所依赖的一些基础技术.然后,对该类防御技术的研究进展按照保护范围进行分类总结和归纳.最后,分析了该类防御技术的优势与不足,给出工程实现建议,并探讨该类防御技术未来的研究趋势.     

内存体系划分技术的研究与发展

在多核计算机时代,多道程序在整个共享内存体系上的“访存干扰”是制约系统总体性能和服务质量的重要因素.即使当前内存资源已相对丰富,但如何优化内存体系的性能、降低访存干扰并高效地管理内存资源,仍是计算机体系结构领域的研究热点.为深入研究该问题,详述将“页着色(pagecoloring)”内存划分技术应用于整个内存体系(包括Cache、内存通道以及内存DRAM Bank),进而消除了并行多道程序在共享内存体系上的访存干扰的一系列先进方法.从DRAM Bank、Channel与Cache以及非易失性内存(non-volatile memory, NVM)等内存体系中介质为切入点,层次分明地展开论述:首先,详述将页着色应用于多道程序在DRAM Bank与通道的划分,消除多道程序间的访存冲突;随后是将页着色应用于在内存体系中Cache和DRAM的“垂直”协同划分,可同时消除多级内存介质上的访存干扰;最后是将页着色应用于包含NVM的混合内存体系,以提高程序运行效率和系统整体效能.实验结果表明,所提内存划分方法提高了系统整体性能(平均5%-15%)、服务质量(QoS),并有效地降低了系统能耗.通过梳理...     

嵌入式实时系统内存管理策略

嵌入式系统内存配置较小,不能采用一般桌面系统的内存管理方式,选取合适的内存管理策略在嵌入式系统设计中起着重要的作用。介绍了嵌入式系统设计中内存管理的范围、对内存分配的要求以及可能出现的问题,对内存分配的方式进行了详细的阐述,给出了内存碎片、内存丢失、执行时间不固定等问题的解决方法。     

按模式记忆理论的记忆结构刻画

给出了一个按模式记忆铁记忆模型,详细讨论了它的基本构成单元－智能记忆单元ＩＭＥ的结构和操作,由ＩＭＥ构成的记忆结构是一个开放性的存储结构,可以实现记忆的层次性、语义性、时效性和灰度性,并提供在此记忆结构进行联想记忆的必要信息。     

Performance of One''s Complement Caches

On-chip caches to reduce average memory access latency are commonplace in today's commercial microprocessors. These on-chip caches generally have low associativity and small cache sizes. Cache line conflicts are the main source of cache misses, which are critical for overall system performance. This paper introduces an innovative design for on-chip data caches of microprocessors, called one's complement cache. While binary complement numbers have been successfully used in designing arithmetic units, to the best of our knowledge, no one has ever considered using such complement numbers in cache memory designs. This paper will show that such complement numbers help greatly in reducing cache misses in a data cache, thereby improving data cache performance. By parallel computation of cache addresses and memory addresses, the new design does not increase the critical hit time of cache accesses. Cache misses caused by line interference are reduced by evenly distributing data items referenced by program loops across all sets in a cache. Even distribution of data in the cache is achieved by making the number of sets in the cache a prime or an odd number, so that the chance of related data being mapped to a same set is small. Trace-driven simulations are used to evaluate the performance of the new design. Performance results on benchmarks show that the new design improves cache performance significantly with negligible additional hardware cost.     

针对嵌入式多媒体系统的外存页面重映射

介绍一种基于硬件的、可编程的外存页面重映射机制,它可以明显地改善性能,并且由于减少了外存总线的访问而降低了功耗。另外还提出了一种把应用数据与指令存储器映射到外存页面的高效算法,使用图着色技术来支配页面映射程序,目标是通过把冲突页面重映射到不同的存储体来避免页面缺失。