用VHDL和有限状态机设计VRAMR控制器

文章介绍了用有限状态机和硬件描述语言的方法设计的一个视频VRAM控制器电路 ,它可以方便地实现通用微处理器与VRAM之间的接口。     

基于VHDL设计有限状态机FSM的方法

介绍了有限状态机的特点和设计方法，以设计UART为例，应用EDA技术，基于VHDL语言．以FPGA/CPLD器件为核心。     

有限状态机的VHDL设计及优化

有限状态机是数字系统中的重要组成部分。本文讨论了有限状态机的分类,给出了状态机各部分的VHDL的描述方法,并介绍了一种新的状态转移的描述风格(arrive-edges),最后讨论了状态机速度优化和容错技术。     

用VHDL和有限状态机设计交通信号灯控制系统

用VHDL和有限状态机的方法设计了主干道与支干道的交叉路口交通信号灯无人自动管理的控制系统。将路口红绿灯的各种亮灯情况定义不同的状态,路口状况定义为触发条件,组成有限状态机。基于此模型的交通信号灯控制系统可充分利用现有交通资源,缓解城市交通压力。     

数字电路设计中有限状态机的应用

有限状态机的设计及使用是数字电路设计中的重要内容,本文通过对有限状态机的设计过程及使用VHDL语言描述做了介绍,并通过ADC0809进行AD采样的有限状态机的设计实例,总结了有限状态机VHDL设计的一般过程。     

基于VHDL语言有限状态机的电子密码锁设计

以现场可编程逻辑器件(FPGA)为设计载体,以VHDL语言为主要表达方式,设计了一种基于有限状态机实现主控功能的电子密码锁。利用QuartusⅡ软件平台完成了电子密码锁的功能设计与仿真,并在UP-CUP FPGA2C35-Ⅱ型实验开发平台上通过验证。结果表明,利用该方法设计的电子密码锁具有安全性高、低成本、低功耗、操作简单等优点。     

基于VHDL的MTM总线主模块有限状态机设计

为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换,同时减少FPGA芯片功耗,提高系统稳定性．文中在分析MTM总线结构和主模块有限状态机模型的基础上,基于VHDL语言采用“单进程”式对该有限状态机进行了设计。并在Quartus II开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真;通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。     

基于VHDL的有限状态机的优化设计

用硬件描述语言设计有限状态机在工程实际中有着广泛的应用。章分析了FSM的输出毛刺、编码原则和非法状态的处理方法，同时提出了优化方法。     

基于有限状态机的通用雷达定时器设计

雷达定时器是雷达系统的重要组成部分,它的可靠性和稳定性是雷达系统可靠工作的基础.文章分析了雷达定时器的结构,结合FPGA的特点,提出一种基于有限状态机的通用雷达定时器的设计方法,并在FPGA中予以实现.仿真及实验测试表明,该设计的定时精度达到纳秒级,脉冲间相对延时可大于200μs,可以很好地满足系统性能要求.本方法具有结构简单紧凑、成本低、可靠性高、精度高等优点.     

应用有限状态机在数字系统中实现逻辑控制

有限状态机FSM及其设计技术是数字系统设计中的重要组成部分，是实现高效率高可靠性逻辑控制的重要途径。本文介绍了有限状态机的控制原理，并通过设计实例得出结论。     

基于VHDL的一个简单Mealy状态机

以帮助理解Mealy状态机为目的,采用VHDL语言设计一个简单的Mealy状态机,来检测数据流"1101010",并采用软件QuartusⅡ对所写程序进行编译、仿真,得出其状态图、波形图.首先介绍状态机的基本概念及其分类,其次分析Mealy状态机的设计过程并编写程序,最后通过QuartusⅡ对编写软件编译、仿真,使所得到的状态图和波形图合理,并与分析完全一致.这里编写的程序简单、合理,容易理解,可以对Mealy状态机有一个更全面的认识.     

基于VHDL状态机的交通灯控制器设计

用VHDL语言设计交通灯控制器,并利用QuartusⅡ软件平台对设计系统进行仿真、编译,并下栽到FPGA／CPLD可编程逻辑器件中。由于生成的是集成化的数字电路,没有传统设计中的接线问题,所以故障率低、可靠性高。由于采用了EDA技术,所以大大缩短了开发研制周期,提高了设计效率,使系统具有设计灵活,实现简单,性能稳定的特点。     

有限状态机的Verilog设计与研究

本文研究了用Verilog实现有限状态机的各种不同的编码方式和描述风格，并从综合，毛刺，面积，速度这几方面研究了不同实现方式的利弊。最后，以SoC芯片中DMA Arbitor有限状态机为例，我们用Design Complier（DC）对七种设计进行了综合，并分析了综合后的面积和时延信息。     

基于FSM的时序电路测试生成探析

针对时序电路的结构特点,以有限状态机的状态转换和一致性测试分析为依据,通过采用转换故障模型来实现时序电路的功能测试生成.发现使用VHDL语言和EDA工具软件能很快实现由时序电路到有限状态机的转换,同时可得到时序电路的稳定状态及其有效可及状态.结果表明此方法可实现转换故障的测试生成,是一种研究时序电路功能测试生成的有效方法.     

基于有限状态机的UUV集群围捕策略研究

针对无人水下航行器(UUV)集群围捕策略问题,提出了一种基于有限状态机的UUV集群围捕策略.首先根据UUV的运动学模型建立了一种基于阿波罗尼斯圆的UUV集群围捕模型,针对UUV集群是否对目标UUV形成包围圈进行讨论,对目标的逃逸策略进行了设计.综合上述研究,提出了基于有限状态机的UUV集群围捕策略,根据目标UUV所处的...     

基于有限状态机的联锁平台任务同步模型研究

二乘二取二铁路计算机联锁系统中,两套4个CPU组成了容错计算结构,实现CPU之间的同步是基于表决的容错计算机系统的关键过程。因此,本文提出了一种基于有限状态机的主/备/从并行任务同步模型,用于准确描述系统中不同CPU对象的任务同步状态,为二乘二取二同步通信表决过程大规模复杂的逻辑和时序设计提供了方法学上的参考和简化。     

基于有限状态机的网络配置管理系统研究

针对如何使管理员更简单快捷地获取设备信息以对设备进行配置,设计了有限状态机模型,实现了对不同设备命令的统一转换.基于统一命令转换,实现了Telnet对远程设备的统一命令配置,通过SNMP协议可视化配置设备更加方便.最后,搭建测试环境,测试配置管理各个功能,结果表明,系统实现了远程设备的灵活监测与配置.     

基于有限状态机的错误诊断算法

基于有限状态机的协议的一致性测试问题已经得到了广泛的研究。在检测到错误后,如何诊断错误是一个很重要的问题。该文在有限状态机模型和单个错误的假设下,提出了一种新的错误诊断算法,该算法利用已经确定正确的转换信息以及可疑转换的下一个输入/输出对的头状态集合等信息来高效地诊断单个错误。文中给出了与已有的错误诊断算法的比较结果,并且用一个具体的实例来详细描述本文提出的算法。     

VHDL语言在数字电路教学中的探讨

指出了电类专业的学生，应该熟悉掌握VHDL语言，探讨了把硬件描述语言引入数字电路教学首先要向学生介绍VHDL语言设计的基本内容，然后要求学生完成一个VHDL语言的综合设计。实践表明，这种方法有助于克服学习VHDL语言中的一些难点。