IC测试新技术新标准发展方向和对策

半导体制造技术突破了一个又一个看似不可能实现的障碍.相应地,也推动了IC测试技术的发展,同时对IC测试的的各方面也提出了新的要求.本刊就此进行了探讨.     

5GHz无线网络IC技术发展动向

在当今的网络时代,各种无线网络技术十分活跃,5GHz无线LAN,可保证高质量和高速度接入Internet。美国和欧洲的标准化机构,都已分别制定出IEEE802.11a和ETSI(European Telecommunication Standards Institute)HiperLan2标准;这些标准无线LAN允许在5.15～5.35GHz频段里实现高达54Mbit/s的数据传送速度,为人们随时随地可靠访问Internet提供方便。     

监测CMOS IC关键失效的微电子测试结构

介绍了ＣＭＯＳ ＩＣ的静电放电微电子测试结构，叙述了双极－ＭＯＳ兼容的闭锁效应和闭锁滞后现象的微电子测试结构，并对测试结果进行了讨论。     

PLD测试向量应用于IC测试

专用芯片的测试通常对于一般用户是不可能的，但又是非常必要的，本文讲述了以ＡＬＬ－０３通用编程器为基础对某些专用芯片进行测试的原理和方法。     

IC测试解决方案入门

IC在交付给客户前必须经过测试,以检验IC在制造过程中是否产生了缺陷。制造缺陷有很多种,人们可以用一种故障模型来描述其逻辑性能。由输入激励和可预期输出组成的测试向量,可用来确定芯片是否有毛病。随着芯片越来越复杂,测试生成和应用变得越来越费时,而且费用也越来越昂贵。在很多情况下,如果不把可测性作为设计目标,并在设计项目初期就把它考虑进去,那么,故障覆盖率就不会满足质量需求。可测性是用可控性和可观察性来衡量的。可控性是内部逻辑可由芯片输入控制的程度;可观察性则是内部逻辑可在芯片输出     

高速IC测试需要测试器与送料器的整体配合

集成电路自动测试系统已经进入1GHz的频率范围,例如微处理器的时钟频率超过1GHz,光纤网络收发器频率在1～10GHz之间,千兆位以太网正式启用,卫星直播电视和扩频通信都在1GHz以上,移动电话收发频率也超过1GHz。换句话说,模拟和数字集成电路和混合电路都需要1GHz以上自动测试系统。过去提及集成电路自动测试系统,大都着重测试器本身的电气     

IC测试技术标准的新变化

任何一种电子产品(从PC到因特网设备)都离不开体积更小、功能更强的芯片。正是芯片推动着飞速的发展,同时,它也推动着IC电子设计自动化和测试技术的发展,但是测试不可避免地要滞后于IC的开发。 系统级芯片(或系统集成芯片)测试是一个费时间的过程。要完成测试,要降低测试成本,需要生成数千测试图形和矢量,还要达到足够高的故障复盖率才行。随     

从IC China 2005看产品最新动态

中国IC产业正处于高速成长期,在近几年的发展中,产业规模迅速扩大,技术水平快速提升,产业化不断取得突破.与过去相比,中国IC产业在规模和技术上都已跨上了一个新台阶,IC China 2005的召开成为了中国IC产业的一次盛会.     

关于扬声器功率试验的一些新趋势

作为可靠性试验的一个主要项目,额定功率试验对于扬声器生产企业来说是其研发设计及品质控制的重要一环.如何正确、高效地进行扬声器的功率试验是每一个生产企业必须重视的.原有国标的对试验的具体实现方法已经远远跟不上形势的发展,新的实现方法孕育而生.     

IPTV的关键技术及发展趋势

互联网多媒体通信技术是多媒体技术、计算机技术、通信技术和网络技术等多种信息学科相互结合和发展的产物。IPTV综合利用了计算机技术,网络技术和视频图像处理技术等多种技术,实现了为终端用户提供多种视觉体验的增值服务。文章首先介绍了IPTV的基本概念和特点,分析了IPTV的关键技术及IPTV的发展趋势。     

LCD技术的近期发展动向

LCD技术的发展已历经两代,第一代技术以小型化、轻量化和薄型化为主攻方向,主要应用对象是笔记本电脑;第二代技术则以高亮度、高色再现性和宽视角为代表,主要应用领域是电视机和监视器。目前的发展阶段介于第二代和第三代之间,其技术开发的重点是：突破LCD自身的各种局限性,提高其作为多媒体电视显示器的动画显示性能,并大力简化制造工艺以确保其在价格上具有竞争力。本文将对近期LCD技术的一些主要动向做简要介绍。     

IC quality and test transparency

It is shown that extremely high single-stuck fault coverage is necessary for high-quality products. Even 100% single-stuck fault coverage may not guarantee adequate quality. Results are presented that extend previous work and show that for high required IC quality, process yield has a negligible effect on required test thoroughness. The extensions consist of: removing the assumption of a one-to-one correspondence between chip defects and single-stuck faults; demonstrating that for high quality levels the dependence of quality on test coverage is linear rather than exponential and that for high yields, the dependence of quality on yield is also linear; and showing that the yield used in the calculations should be functional rather than die yield. The theoretical results are compared with data obtained from measurements at a production IC facility     

传感探测技术的发展动态

传感探测技术通过声、光、电、热等物理量的变化,实现对物体的探测、识别、跟踪和定位。它是一门涉及传感技术、微机械和微电子技术、信号处理技术、电路与系统、模式识别、神经网络等多种学科的综合性技术。传感探测系统通常由各种传感器、高速实时信号处理器、数据通信电路、模式识别和管理软件等组成。随     

The new line in IC design

If deep submicron ICs are to excel in yields and performance, the design process must focus throughout on their interconnects. A new design process grapples with the problem. Design For interconnectivity, as it is called, ensures that interconnection information is available throughout the design process, so that the circuitry may be optimized around it at every stage. The availability of this information proves the key to achieving yield and performance goals in deep submicron designs. The novel process involves predicting, at an early stage in logic design, the probable paths of interconnects and any problems likely to ensue. Later on, it tackles device layout and performance verification one small step at a time. To do this, the front-end logic designers need tools to gather the proper information without plunging into the intricacies of physical design, while the back-end physical designers need tools with which to surmount interconnect issues. Moreover, technologies are required to produce globally optimized results by linking logical and physical design tools more closely     

全光网技术及发展趋势

本文详细地介绍了全光网的概念和特点,并着重阐述了全光网应用中的关键技术.     

集成芯片的可测性设计技术

主要介绍了三种可测性设计（DFT）技术,分别是：扫描设计（Scan Design）、边界扫描设计（Boundary Scan Design）和内建自测试设计（BIST）。对于这三种设计技术,分别介绍了其原理和设计过程。