基于ADS的平衡式低噪声放大器设计

平衡放大技术有着驻波特性好,增益高、易级联的优点。本文将平衡放大技术应用到低噪声放大器的设计中,在保证低噪声和功率增益的同时,用以提高低噪声放大器的驻波比和增益平坦度。ADS仿真结果表明,在5.3-6.3 GHz的频带范围内,低噪声放大器绝对稳定,噪声系数≤1.182 dB,功率增益达到10 dB,并且通过采用平衡放大技术,输入输出驻波比≤1.3∶1,带内波动≤1dB,提高了低噪声放大器的有效工作带宽。     

S波段小型化宽带低噪声放大器的设计

采用软件计算微带平面电感,描述了一款基于薄膜工艺的小型化宽带低噪声放大器的设计和性能。测试结果表明:在2.7～3.5 GHz的频段内,低噪声放大器的噪声系数小于等于0.55 dB,增益大于等于33 dB,增益平坦度小于等于±0.1 dB;在2～4 GHz的频段内,低噪声放大器的噪声系数小于等于0.65 dB,增益大于等于33 dB,增益平坦度小于等于±0.8 dB;尺寸为6.0 mm×4.2 mm。     

非平衡变换低噪声放大器的设计

在具有非平衡变换功能的2.4GHz CMOS低噪声放大器的设计中,采用单端低噪声放大器与有源Balun结构通过耦合电容相级联的方法实现.单端低噪声放大器主要侧重优化它的噪声系数,并使其具有较高的增益.有源Balun结构则侧重于减小它的增益误差和相位误差.最后把单端低噪声放大器和有源Balun结构进行联合仿真.仿真结果显示:设计的低噪声放大器在中心频率上噪声系数为0.71dB,增益为25.767dB,输入输出反射系数均小于-20 dB,电路总功耗为13.86mW,并且实现了完全的非平衡转换.     

宽带CMOS低噪声放大器的设计

文章主要介绍应用于集群接收机系统的350MHz～470MHz低噪声放大器,采用0.6μm CMOS工艺。探讨了优化低噪声放大器的噪声系数、增益与线性度的设计方法,同时对宽带输入输出匹配进行了分析。这种宽带低噪声放大器的工作带宽350MHz～470MHz,噪声系数小于3dB,增益为24dB,增益平坦度为±1dB,输入1dB压缩点大于-15dBm。     

用于5.8G网络的高增益低噪声放大器设计

设计了一款适用于5.8G网络的高增益低噪声放大器,采用两级低噪声放大器级联的形式提高放大器的增益参数,进行了放大器输入端、输出端和级间阻抗匹配。采用ATF-551M4作为核心器件,使用ADS软件实现放大器直流偏置电路设计、稳定性设计及阻抗匹配电路设计,并且进行了两级低噪声放大器的联合仿真以及PCB版图设计。测试结果表明在5.725～5.825 GHz的工作频率范围内,低噪声放大器的噪声系数小于1.1 dB,增益大于20 dB,输入输出回波损耗小于-10 dB。     

射频低噪声放大器设计与仿真

为了提高接收机接收灵敏度及通信距离,设计了一种433 MHz频段两级低噪声放大器。使用了一种在集电极串联感性反馈,使放大管处于绝对稳定状态的方法,采用等噪声圆及等功率圆进行了低噪声放大器的仿真设计,分析了放大管的稳定性、噪声系数、增益等参数。仿真及测试结果表明低噪声放大器在433 MHz频段,噪声系数0.6 dB,输入输出驻波比1.5,增益26 dB,将设计的低噪声放大器应用在433 MHz通信模块中,通信距离有显著提高。     

L波段低噪声放大器的设计

本文首先介绍了低噪声放大器的设计方法以及采用源极串联负反馈提高晶体管稳定性的原理,然后使用该方法设计了一个L波段低噪声放大器。仿真结果表明该放大器的噪声系数小于1dB,增益大于30dB。     

用于LTE频段的低噪声放大器的仿真与设计

采用场效应晶体管ATF541M4设计了一个工作于LTE第38频段（2570MHz-2620MHz）的低噪声放大器。首先介绍设计低噪声放大器的理论基础,其次在ADS中进行仿真,最后将仿真结果与实测结果进行对比,得出结论。实测结果表明,该低噪声放大器在指定频率范围内噪声系数小于ldB,增益大于13dB,带内波动小于±0．25dB。     

基于ADS的C波段的低噪声放大器仿真设计研究

低噪声放大器是接收机中最重要的模块之一,文中采用了低噪声、较高关联增益、PHEMT技术设计的ATF-35176晶体管,设计了一种应用于5.5～6.5 GHz频段的低噪声放大器。为了获得较高的增益,该电路采用三级级联放大结构形式,并通过ADS软件对电路的增益、噪声系数、驻波比、稳定系数等特性进行了研究设计,最终得到LNA在该频段内增益大于32.8 dB,噪声小于1.5 dB,输入输出驻波比小于2,达到设计指标。     

程控增益低噪声宽带直流放大器的设计

介绍了程控增益低噪声宽带直流放大器的设计原理及流程。采用低噪声增益可程控集成运算放大器AD603和高频三极管2N2219和2N2905等器件设计了程控增益低噪声宽带直流放大器,实现了输入电压有效值小于10mV,输出信号有效值最大可达10V,通频带为0～8MHz,增益可在0～50dB之间5dB的步进进行控制,最高增益达到53dB,且宽带内增益起伏远小于1dB的两级宽带直流低噪声放大器的设计。     

3．1～10．6GHz超宽带低噪声放大器的设计

基于SIMC0．18μmRFCMOS工艺技术,设计了可用于3．1—10．6GHzMB—OFDM超宽带接收机射频前端的CMOS低噪声放大器（LNA）。该LNA采用三级结构：第一级是共栅放大器,主要用来进行输入端的匹配;第二级是共源共栅放大器,用来在低频段提供较高的增益;第三级依然为共源共栅结构,用来在高频段提供较高的增益,从而补偿整个频带的增益使得增益平坦度更好。仿真结果表明：在电源电压为1．8v的条件下,所设计的LNA在3．1～10．6GHz的频带范围内增益（521）为20dB左右,具有很好的增益平坦性f±0．4dB）,回波损耗S11、S22均小于-10dB,噪声系数为4．5dB左右,IIP3为-5dBm,PIdB为0dBm。     

基于WCDMA接收机系统的低噪声放大器设计

介绍了低噪声放大器的基本工作原理,并对噪声源进行了分析。提出了采用先进的TSMC90 nm工艺,设计了一种基于WCDMA接收机系统的全差分拓扑共源共栅型低噪声放大器。该放大器片内集成了电感、电容,片外配置匹配网络。芯片测试结果表明:电路在2 GHz工作频率下,电压增益达到20 dB、噪声系数NF为1.4 dB、IIP3为-3.43 dBm。综合各项数据表明,该低噪声放大器具备良好的性能,可广泛适用于通讯系统之中。     

蓝牙收发器中的CMOS低噪声放大器的设计与测试

介绍了一种基于0.35μm CMOS数字工艺、集成于单片蓝牙收发器中的射频低噪声放大器.在考虑ESD保护和封装的情况下,从噪声优化、阻抗匹配及增益的角度讨论了电路的设计方法.经测试,在2.05GHz的中心频率处,S11为-6.4dB,S21为11dB,3dB带宽约为300MHz,噪声系数为5.3dB.该结果表明,射频电路设计需要全面考虑寄生效应,需要合适的封装模型以及合理的工艺.     

宽带W波段低噪声放大器的设计与制作

基于未来低功耗毫米波接收前端的应用,采用InP HEMT工艺实现了一种W波段宽带低噪声放大器.该放大器采用边缘耦合线用于级间的隔离,扇形短截线用于RF旁路,偏置网络采用薄膜电阻和扇形短截线以保持放大器的稳定性.采用3 mm噪声测试系统对单片进行在片测试.测试结果显示在80～102 GHz,噪声系数小于5 dB,相关增益大于19 dB.五级电路的栅、漏分别连在一起方便使用,芯片面积3.6 mm×1.7 mm,功耗30 mW.     

一种新型900MHz CMOS低噪声放大器的设计

对两种低噪声放大器(LNA)的构架进行了比较,详细推导了共源LNA的噪声系数与输入晶体管栅宽的关系及优化方法,设计了一种采用0.6 μ m标准CMOS工艺,工作于900MHz的新型差分低噪声放大器.在900MHz时,噪声系数为1.5 dB的情况下可提供22.5 dB的功率增益,-3dB带宽为1 50MHz,S11达到-38dB,消耗的电流为5mA.     

一种采用噪声抵消及多重功耗优化技术的UWB-LNA

采用噪声抵消及多重功耗优化技术,提出了一种超宽带低噪声低功耗放大器。它主要包括采用RL网络的共栅输入级、电流复用型噪声抵消级、放大输出级以及偏置电路四个部分。验证结果表明,该放大器,在2-6GHz频带内,增益(S21)可以在14dB以上;输入回波损耗(S11)小于-10dB;输出回波损耗(S22)小于-25dB;噪声系数(NF)小于3.2dB;在3.8V的工作电压下,功耗仅为14mW。     

2-GHz CMOS射频低噪声放大器的设计与测试

本文采用CMOS工艺,针对无线通信系统前端(Front-end)的低噪声放大器进行了分析、设计、仿真和测试.测试结果表明,该放大器工作在2.04-GHz的中心频率上,3dB带宽约为110MHz,功率增益为22dB,NF小于3.3dB.测试结果与仿真结果能够很好地吻合.     

A 0.18μm CMOS low noise amplifier using a current reuse technique for 3.1-10.6 GHz UWB receivers

A new,low complexity,ultra-wideband 3.1-10.6 GHz low noise amplifier(LNA),designed in a chartered 0.18μm RFCMOS technology,is presented.The ultra-wideband LNA consists of only two simple amplifiers with an inter-stage inductor connected.The first stage utilizing a resistive current reuse and dual inductive degeneration technique is used to attain a wideband input matching and low noise figure.A common source amplifier with an inductive peaking technique as the second stage achieves high flat gain and wide -3 dB bandwidth of the overall amplifier simultaneously.The implemented ultra-wideband LNA presents a maximum power gain of 15.6 dB,and a high reverse isolation of—45 dB,and good input/output return losses are better than -10 dB in the frequency range of 3.1-10.6 GHz.An excellent noise figure(NF) of 2.8-4.7 dB was obtained in the required band with a power dissipation of 14.1 mW under a supply voltage of 1.5 V.An input-referred third-order intercept point(IIP3) is -7.1 dBm at 6 GHz.The chip area,including testing pads,is only 0.8×0.9 mm2.     

433MHz ASK接收机射频前端电路设计

设计了一款应用在433MHz ASK接收机中的射频前端电路。在考虑了封装以及ESD保护电路的寄生效应的同时,从噪声、匹配、增益和线性度等方面详细讨论了低噪声放大器和下混频器的电路设计。采用0.18μm CMOS工艺,在1.8V的电源电压下射频前端电路消耗电流10.09 mA。主要的测试结果如下:低噪声放大器的噪声系数、增益、输入P1dB压缩点分别为1.35 dB、17.43 dB、-8.90dBm;下混频器的噪声系数、电压增益、输入P1dB压缩点分别为7.57dB、10.35dB、-4.83dBm。