TMS320VC5402 DSP并行8bit EPROM引导装载方法研究

TMS320VC5402DSP芯片并行引导的特点和引导的过程,设计了并行8bitEPROM引导装载的电路,并给出了实现方法。实践证明,该电路和方法在利用TMS320VC5402DSP芯片设计系统时非常简便,具有很大的实用性。     

DSP并行引导加载方法的研究

本文简单介绍了TMS320VC5402 DSP的各种引导加载方法,重点叙述了TMS320VC5402的并行引导加载方式,结合实例给出了创建系统引导表的具体步骤,提出了一种基于FLASH的TMS320VC5402在线编程实现16位并行引导加载的方法,并给出了硬件连接原理图和FLASH在线烧写的C语言程序.     

基于PXIe总线的多DSP并行信号处理模块设计

随着数字信号处理设备在测试系统内的广泛应用,使得单颗DSP芯片的性能已无法满足日益增长的对处理速度的要求;设计的并行多DSP模块,集成了四片高端浮点DSP芯片和一片高性能FPGA芯片,其通过优化DSP簇拓扑结构、增强DSP簇数据缓存能力、扩展DSP簇数据传输通道等技术手段,使模块具备了强大的信号处理能力和灵活的应用开发方式;模块并行处理能力达到单DSP性能的3.6倍以上;该模块支持PXIe、RapidIO、Infiniband、光纤等多种高速接口,数据传输速率达到16Gbps可应用于雷达信号处理、合成仪器、软件无线电系统等多种测控系统。     

CMRC--多DSP并行结构机器人控制器的研究

用并行结构实现多机器人协调系统的控制任务是多机器人协调系统研究的重要内容之一.文中提出了一种新型多DSP并行结构机器人控制器的思想,阐述了系统的硬、软件结构,并对系统的主要性能进行了分析,最后给出了在码头多机器人协调工作中的例子分析.     

高性能DSP并行系统设计中SI仿真技术的应用

文章讨论了基于SI仿真技术的高速电路设计流程,并结合高性能DSP并行系统设计实例进行展开说明。实际系统设计证明,基于该流程的设计方法能够有效的解决系统的信号完整性问题,保证了设计质量,提高了设计效率。     

一种基于在线编程的DSP并行自举实现方法

以TMS320VC5416和存储器SST39VF400A组成的系统为例，介绍并行自举的原理，给出了自举表及系统电路图。在设计FLASH的驱动程序后，详细介绍TMS320VC5416外扩存储器在线编程技术及并行自举的实现。通过在DSP板上测试本系统，证明了在线编程实现DSP的并行自举是简单和有效的。     

基于多DSP并行结构实现MUSIC算法的设计

MUSIC算法是DOA估计领域最重要且比较成熟的算法之一,其硬件系统的实现是近年来的研究热点。采用MUSIC算法对来波信号进行DOA估计对系统的实时性、计算的速率和精确度都有很高的要求。MUSIC算法的运算量大且主要集中在求协方差矩阵、矩阵的特征值分解和谱峰搜索三部分,文中提出了几种简化运算的方法降低了计算量,并且采用了基于4片TMS320C6713芯片构成的多处理器并行结构以及相应的任务分配方法提高了运算效率,增大了系统的加速比。     

基于PCI卡的DSP系统在线加载方法的研究

概述了以DSP为核心的一般逻辑系统。结合实例详细介绍了基于PCI卡的DSP系统在线加栽电路的硬件设计和程序在线加栽技术，该技术具有较大的可扩展性，可广泛应用于基于网络的，以DSP作为核心处理器的各种电子设备中。     

基于SRIO的多DSP并行信号处理系统

利用SRIO作为系统内部互联总线,以集成了SRIO接口的TMS320C6455为核心处理器,设计一种多DSP并行信号处理系统.该方案不仅有效解决系统连接的瓶颈,而且实现拓扑结构可重构,大幅度提高了系统的信号处理能力.该文分析该系统的设计思路,给出硬件结构,并结合实际应用验证了该系统的高带宽、可重构特点.     

DSP通过FLASH并行加载的分析和实例

本文介绍了一种DSP通过并行接口FLASH加载的方法,在分析了DSP自举加载的步骤之后给出了FLASH与DSP连接的硬件电路图,列出了DSP的引导表构造过程,并且写出了一段典型的FLASH写入检测程序的源代码。     

椭圆曲线密码的DSP安全并行实现

该文在综述目前Fp上椭圆曲线密码算法(ECC)实现方法的基础上,分析了ECC在DSP内实现的安全性问题。最后给出了一种DSP上的ECC并行实现方案,该方案在安全性和效率上较目前常用的方法具有较大优势,对其它硬件平台上ECC的实现也有一定的参考价值。     

并行DSP处理器上JPEG算法的实现研究

ＪＰＥＧ算法由于效率高和实用性强获得了广泛的应用;而并行处理器ＤＳＰ具有高效的并行处理能力,因而适合于图象的实时处理。提出了在ＴＩ的并行处理器ＤＳＰ－Ｃ８０上并行和快速实现ＪＰＥＧ算法的方法,实现了高速实时图象压缩。     

并行DSP小波图象压缩的实现研究

小波图象压缩逄法是基于多分辨率分析上的一种压缩方法,它能够根据人们的视觉效应对图象信息进行针对性的处理,达到高效压缩图象的目的。小波变换算法的工程实现需要高性能处理器的支持,并行DSP（Digital Signal Processor)处理器TMS320C80就具有强大的图象处理功能,研究了在并行DSPTMS320C80上实现小波变换图象压缩的快速算法、优化程序设计及并行处理方式,并加以实现。     

基于DSP的小型随动系统设计

为解决当前某小型随动系统控制下功能单一、精度较低的问题,介绍了一种采用无刷力矩电机的伺服控制系统.进行了基于TMS320F2812的随动系统设计.依据设计要求和实际机械结构参数建立了伺服控制模型,并对模型进行了软件和硬件的设计与分析.最后对该伺服系统进行了基于Matlab软件的伺服控制仿真,并在仿真试验环境下对控制效果进行了探讨,得到了与设计要求基本符合的结论.该控制方式下系统的最大加速度可达80°/S2,而跟踪的方位误差可以有效控制在0.1°下,完全能够满足系统的设计要求.     

语音信箱中的DSP并行处理系统设计

根据语音信箱系统的需要，给出了一种基于ＴＭＳ３２０Ｃ５０时分多用串口上的ＤＳＰ并行处理子系统的硬件设计和软件应用。它可同时完成多路语音信号的处理，而语音处理程序可以加载，提高了系统的灵活性。同时该子系统的应用不只限于语音处理，也可用于其它需要进行多路数字信号处理的场合。     

一种基于蠕虫算法的并行DSP网络结构探测

并行DSP网络构成方法很多,将EMIF和McBSP两种方法结合起来,综合了这两种方法的优点,对于其结构可以采用蠕虫算法。网状结构里深度优先遍历的算法是一种很好的蠕虫算法,在阐述该蠕虫算法的具体实现过程后,分析得出该算法可以探测出并行DSP网络的结构。如果采用相同的DSP芯片,该算法在并行DSP网络系统中具有一定的通用性。     

基于ARM和FPGA的并行信号处理系统接口板设计

介绍了一种并行信号处理系统接口板的完整设计方案,着重描述了板内各部件之间的互连设计,提出了一种ARM与DSP高速互连的设计方法。设计采用共享总线的结构,利用DSP Cluster Bus为SDRAM,2块FPGA和DSP之间高速大块数据交换提供了通道。利用成熟的CPCI总线,板卡提供了高达90MB/s的主机访问DSP速度。此外,板卡还提供了适合短距离通讯的LINK口和远距离高速通讯的光纤和LVDS通道。     

基于DSP控制的逆变器并联技术研究

对基于DSP控制的逆变器并联技术进行了应用基础研究。首先从理论上分析了多台逆变器输出功率不均衡的原因，得出两逆变器模块输出电压相位差会产生输出有功功率不均衡，而两逆变器模块输出电压幅值差将引起输出无功功率不均衡。因而可通过分离检测各模块输出的有功功率差和无功功率差，并利用DSP控制电路来控制每模块的基准相位和电压幅值，使各模块输出功率保持均衡。经两台小功率逆变器并联实验，结果表明该方法具有良好的控制并联模块输出功率均衡的能力，同时能保证各模块可独立运行，适合热插拔功能的应用，为实现不中断逆变器代电奠定了一定的基础。     

基于DSP的柑橘分级系统硬件设计

文章介绍了基于DSP的柑橘分级系统的硬件方案所使用的技术.成像系统将采集的图像信息通过视频编码、解码后输入DSP进行预处理,并提取特征值,与标称值进行比较,从而确定每个柑橘的质量级别,实现分级.     

基于DSP的无人机飞控系统软件模块化设计

针对某无人机飞行控制系统,设计了基于DSP的机载飞控软件;提出了一种模块化的设计思想,阐明了模块化的设计思路,给出了飞控软件的各部分组成及其实现的功能,最后在此设计基础上给出实例与仿真;结果表明,飞控软件的模块化设计条理清楚,可以全面地对飞控系统进行统筹,改善开发环境,缩短开发周期,对加快无人机研制进度有重要的意义.