意法半导体在多芯片封装内组装8枚裸片

存储器和微控制器多芯片封装技术应用的领导者意法半导体(ST)日前宣布该公司已开发出能够叠装多达8枚存储器芯片、高度仅为1．6mm的焊球阵列封装(BGA)技术，这项封装技术还可以将两个存储器芯片组装在一个厚度仅为0．8mm的超薄细节距BGA封装(UFBGA)内，采用这项制造技术生产的器件可以满足手机、数码相机和PDA等体积较小的设备的存储需求。     

封装——无翘曲晶片

2004年，系统封装(SiP)能够内置的芯片数量在迅速增加。在1．4mm封装高度的情况下，出现了内置9个芯片的SiP。     

超薄芯片叠层封装器件热可靠性分析

采用通用有限元软件MSC.Marc,模拟分析了一种典型的多层超薄芯片叠层封装器件在经历回流焊载荷后的热应力及翘曲分布情况,研究了部分零件厚度变化对器件中叠层超薄芯片翘曲、热应力的影响。结果表明:在整个封装体中,热应力最大值(116.2 MPa)出现在最底层无源超薄芯片上,结构翘曲最大值(0.028 26 mm)发生于模塑封上部边角处。适当增大模塑封或底层无源芯片的厚度或减小底充胶的厚度可以减小叠层超薄芯片组的翘曲值;适当增大底层无源超薄芯片的厚度(例如0.01 mm),可以明显减小其本身的应力值10 MPa以上。     

新型的视频自适应均衡芯片设计

设计了一款新型的视频自适应均衡芯片.采用自适应算法与内置576抽头数字滤波器完成重影消除的所有功能.芯片高度集成,内嵌DSP控制器、存储器、同步检测器、D/A、A/D及用户编程.该芯片采用3.3V电源电压、0.35μm CMOS工艺生产制造;在典型工作频率下最大功耗为1.3W,80-pin的QFP封装,封装前裸芯片(包括PAD在内)的尺寸为14mm×20mm.     

新型的视频自适应均衡芯片设计

设计了一款新型的视频自适应均衡芯片.采用自适应算法与内置576抽头数字滤波器完成重影消除的所有功能.芯片高度集成,内嵌DSP控制器、存储器、同步检测器、D/A、A/D及用户编程.该芯片采用3.3V电源电压、0.35μm CMOS工艺生产制造;在典型工作频率下最大功耗为1.3W,80-pin的QFP封装,封装前裸芯片(包括PAD在内)的尺寸为14mm×20mm.     

三星开发出8晶粒多芯片封装技术

最近，三星电子开发出世界首款8晶粒多芯片封装技术。这款技术将应用于高性能移动设备，例如3G手机以及越来越多的超小型移动设备。通过这种技术，8晶粒多芯片封装的解决方法将在1.4mm厚度的芯片上达到3.2Gb的容量。     

迎接三维封装的挑战

人们对蜂窝电话、PDA（个人数字助理）、数字相机和其他同类产品，要求尽可能小而轻，相应要求内部元件更小、更轻，还要薄。正在发展中的一种新封装技术能满足这些要求，就是多层芯片堆积封装，可以在同样面积的封装中获得多芯片功能。这种技术称为三维（3D）封装。纵然小面积封装具有明显的优点，但另外还要满足轻和薄两种需要，这就是当今封装技术面临许多挑战的原因。如果多层叠装的三维封装总高度要求满足一定厚度，则每层芯片的厚度必须相对应。目前，超薄组装的难题是开发芯片处理、内部连接及减小温度应力的工艺技术。任意功能或组成，必须满足“最大厚度预算”。本文列举了各种组成部分的厚度预算，并针对讨论的问题和可以满足挑战的不同内部连接技术，作了一一介绍。包括现行的球型健合和劈刀键合两种技术的比较及两种技术引线成弧的对策，并分析了各种技术的优缺点和极限。适当地评价了劈刀键合为什么可能成为一种适合于三维封装的连接技术，由于其超低弧线能力和其他标准劈刀特征，类似精细间距、连续针脚式跳压等。通过测试结果和电子扫描显微镜（SEM）照片证明了这些优点。     

一种高密度系统封装的设计与制作

介绍了硅基内埋置有源芯片多层布线工艺、低温共烧陶瓷(LTCC)基板工艺、芯片叠层装配等高密度系统级封装技术,重点介绍了系统级封装技术的总体结构设计、主要工艺流程、三维层叠互连的关键工艺技术,以及系统测试和检测评价等技术.     

采用微型管道输送液态冷却剂的芯片

近日乔治亚科技学院的研究人员研制出了内置微型管道,能够输送液态冷却剂的半导体器件。这种在标准工艺温度的生产线上生产的IC摒弃了传统的大块散热片冷却方式,能够以更高的封装密度得到高性能系统,使人们能够将多片高功耗的芯片层叠在一起。     

Si基埋置型GaAs芯片封装技术及其热分析

传统贴置型芯片封装集成度低、散热效果差,为提高GaAs芯片的封装集成度与散热效果,基于MEMS异质集成技术提出一种毫米波硅埋置型三维封装模型结构,借助 COMSOL软件开展热学仿真优化,得到芯片温度与封装基板厚度、底座厚度、涂覆银浆厚度、硅通孔(TSV)距离芯片中心位置及个数的变化规律,获得芯片埋置的热学最优化工艺参数,最终确定的模型集成度高、体积小、散热效果好,封装体积仅为20ｍｍ×10ｍｍ×1ｍｍ,可以实现三维堆叠,芯片工作温度要比传统贴片封装模型降低13.64℃,符合芯片正常工作的温度需求。     

东芝公司的3维安装技术

<正> 目前,东芝公司已开发出了称之谓[SystemBlock Module(SBM)]的3维安装组件。把多枚 LSI芯片叠层装于一个管壳内,然后进行密封。至2001年夏天,把4枚芯片叠层且密封于约1mm 厚的管壳中的快闪存储器和 DRAM 已开始进行批量生产。该公司于1999年开发的140μm 薄的 LSI 封装[Pa-per Thin Package(PTP)]就是采用了由多层印刷布线基板制造技术实行叠层了的结构。     

叠层芯片封装技术与工艺探讨

论述了在叠层芯片封装的市场需求和挑战。首先采用在LQFP一个标准封装尺寸内,贴装2个或更多的芯片,这就要求封装体内每一个部分的尺寸都需要减小,例如芯片厚度、银胶厚度,金丝弧度,塑封体厚度等,要求在叠层封装过程中开发相应的技术来解决上述问题。重点就芯片减薄,银胶控制,无损化装片,立体键合,可靠性等进行了详细的介绍。     

半导体封装行业中铜线键合工艺的应用

文章介绍了半导体封装行业中铜线键合工艺下,各材料及工艺参数(如框架、劈刀、设备参数、芯片铝层与铜材的匹配选择)对键合质量的影响,并总结提出如何更好地使用铜线这一新材料的规范要求。应用表明芯片铝层厚度应选择在0.025mm以上;劈刀应使用表面较粗糙的;铜线在键合工艺中使用体积比为95:5的氢、氮气混合保护气体;引线框架镀银层厚度应控制在0.03mm～0.06mm。     

晶圆尺寸级封装器件的热应力及翘曲变形

晶圆尺寸级封装(WLCSP)器件的尺寸参数和材料参数都会对其可靠性产生影响。使用有限元分析软件MSCMarc,对EPS/APTOS生产的WLCSP器件在热循环条件下的热应力及翘曲变形情况进行了模拟,分析了器件中各个尺寸参数对其热应力及翘曲变形的影响。结果表明:芯片厚度、PCB厚度、BCB厚度和上焊盘高度对WLCSP的热应力影响较为明显。其中,当芯片厚度由0.25mm增加到0.60mm时,热应力增加了21.60MPa;WLCSP的翘曲变形主要受PCB厚度的影响,当PCB厚度由1.0mm增加到1.60mm时,最大翘曲量降低了20%。     

封装厚度仅1.2mm的新型极薄封装

<正> 据《实装技术》2002年 Vol.18,No.4上报道,新加坡的 STATS 公司现推出了一种比原来薄型封装STBGA(厚度为1.4mm)更薄的新型封装 STBGA-L(厚度为1.2mm),目前已达到实用化阶段。核心材料采     

新一代层叠封装(PoP)的发展趋势及翘曲控制

便携式移动设备是当今半导体集成电路行业的主要发展动力。其对封装的挑战,除电性能的提高外,还强调了小型化和薄型化。层叠封装(PoP)新的趋势,包括芯片尺寸增大、倒装技术应用、超薄化等,进一步增加了控制封装翘曲的难度。超薄封装的翘曲大小及方向与芯片尺寸、基板和塑封层厚度,以及材料特性密切相关。传统的通用封装方案已不再适用,需要根据芯片设计及应用,对封装设计、材料等因素加以优化,才能满足翘曲控制要求。另外,基板变薄后,来自不同供应商的基板可能出现不同的封装翘曲反应,需要加强对基板设计公差及供应链的管控。     

引线键合技术的现状和发展趋势

作为目前和可预见的将来半导体封装内部连接的主流方式,引线键合技术不断变化以适应各种半导体封装新工艺和材料的要求和挑战。以引线键合设备为中心,全面深入地综述了引线键合技术在引线间距(键合精度)、生产效率(键合速度)、键合质量与可靠性(超声焊接、熔球过程及线弧形状的精确控制)等方面的当前状况。同时也总结了铜互联材料、低介电常数材料、有机(柔性)基底材料、多芯片模块(MCM)和层叠芯片(stackeddie)等半导体封装新趋向对引线键合技术的影响。在此基础上对引线键合技术在未来中长期的发展趋势进行了展望。     

全球最小尺寸FFCSP封装技术

日商NEC日前公布其自行研发的几乎与裸芯片相同尺寸的堆叠型系统封装(FFCSP)技术,较之传统多芯片封装技术,FFCSP三维堆叠技术可节省约30％～40％的电路板占用面积,并可将单个芯片高度压低到0.2 mm左右,重量仅为0.1％. FFCSP封装技术属于堆叠型系统封装技术的一种,它采用粘性热塑胶绝缘层柔性底板为中间层,粘性热塑胶     

基于共晶焊接工艺和板上封装技术的大功率LED热特性分析

采用ANSYS有限元热分析软件,模拟了基于共晶焊接工艺和板上封装技术的大功率LED器件,并对比分析了COB封装器件与传统分立器件、共晶焊工艺与固晶胶粘接工艺的散热性能。结果表明:采用COB封装结构和共晶焊接工艺能获得更低热阻的LED灯具;芯片温度随芯片间距的减小而增大;固晶层厚度增大,芯片温度增大,而最大热应力减小。同时采用COB封装方式和共晶焊接工艺,并优化芯片间距和固晶层厚度,能有效改善大功率LED的热特性。     

NS推出超小型高引脚数集成电路封装

美国国家半导体公司(NS)日前推出一种称为micro SMDxt的全新芯片封装,这是原有的micro SMD封装的技术延伸,也是全新的晶圆级封装技术。新封装保留原有micro SMD封装的优点,但引进另一独特的结构,使芯片即使不添加底部填充胶,也可让42~100个焊球、以0.5mm间距分行排列的封装产品