英特尔首款45nm工艺芯片晶体管密度翻倍,功耗降三成

英特尔公司日前宣布制造出首款采用45nm生产工艺的芯片。与65nm工艺相比,最新的45nm技术在晶体管密度上提高了两倍,达到10亿个,开关速度提高了20%,而功耗却降低三成,且晶体管只有45nm见方。英特尔的45nm工艺被命名为P1266,集成了铜互连、低k介电系数、应变硅技术特性。该公司计划采用193nm“干式”光刻扫描器———而非浸入式工具来制造45nm器件,这超出了此前一些分析人士的预料。英特尔采用45nm工艺,已制造出153MbitSRAM原型。该原型器件包含几个元件,其中包括SRAM阵列、PROM阵列、锁相环(PLL)、I/O、寄存器和分立测试结构。英特尔…     

90nm工艺及其相关技术

ITRS2001规划2004年实现90nm工艺,英特尔、AMD等世界顶级半导体公司将于2003年采用90nm工艺量产微处理器和逻辑器件。这样使ITRS2001整整提前了一年。90nm工艺包括193nm光刻技术、高k绝缘材料、高速多层铜互连技术、低k绝缘材料、应变硅技术和电压隔离技术等新技术。193nm光刻技术是实现90nm工艺达量产的最关键技术,为此,必须采用193nmArFstepper(准分子激光扫描分步投影光刻机)。讨论了90nm工艺达量产的难点,如掩模版成本较高、成品率较低和应用面暂时不宽等。     

亚微米技术芯片用先进测试技术

进入新千年，微处理器最重要的两家供应商——Intel和IBM公司分别宣布采用0.13mmCMOS工艺生产时钟频率2GHz以上的芯片。Intel公司的CMOS器件栅极长度只有70nm和栅极氧化层厚度1.5nm，并且准备再缩小尺寸，将栅极长度减小到30nm，而栅极氧化层厚度变成0.6nm(此时相当于3个原子层)。预期2005～2010年，Intel在300mm硅圆片上制造出含有4亿晶体管的微处理器芯片，在工作电压1V下时钟频率达到10GHz。IBM公司的0.13mm SOI(硅绝缘体)工艺配合9层铜布线，2001年从实验开发中心转入制造阶段，生产时钟频率2GHz的高级微处理器，并且进一步…     

90nm与65nm光刻工艺各有千秋

2003年下半年起英特尔等世界顶级IC公司陆续量产90nm芯片，比国际半导体技术蓝图ITRS2001／2003要求2004年实现90nm工艺的规划提前了一年。2005年底、2006年初世界半导体市场“霸主”英特尔量产65nm芯片，比ITRS2003要求2007年实现65nm工艺的规划整整提前了一年，两者如出一辙。光刻工艺是量产90／65nm芯片最重要、最关键的工艺之一，也是使用频率最高的工艺，如90／65nm铜互连需8层金属布线，那至少要进行15次光刻，因为金属互连层间还需绝缘层隔离。目前光刻工艺能量产的只有光学光刻技术，它是通过不断缩短曝光波长（λ）、增大数值孔径（NA）和降低工艺因子（k1）来提高其水平，从而达到不断缩小芯片的特征尺寸的目的，如从90nm——65nm。     

英特尔下一代65纳米工艺制程投入使用

英特尔公司宣布制造出基于65纳米技术(下一代半导体批量制造工艺)的全功能SRAM (静态随机存储器)芯片这种65纳米制程融合了高性能、低功耗晶体管、第二代英特尔应变硅、高速铜互连以及低-K电介质材料。采用65纳米制程生产芯片能够将当前单个芯片上的晶体管数量再翻一番。高级晶体管:英特尔新的65纳米制程将采用门长度仅35纳米的晶体管,这是当前开始量产的尺寸最小、性能最高的CMOS晶体管。相比之下,今天最先进的晶体管(用于英特尔奔腾4处理器)其门长度仍有50纳米长。更小更快的晶体管是制造速度更快的处理器不可或缺的构建模块。应变硅(…     

从65nm到45nm

英特尔继续依托其“Tick-Tock”策略，已经将企业、桌面、移动平台主流处理器制造工艺提升45nm。2007年1月初，英特尔内部率先研制出世界第一款45nm制造工艺处理器，时隔一年多的时间，英特尔已经基本完成45nrn制造工艺战略部署。     

AMD回应对手挑衅计划2010年投产32nm

日前，英特尔高调发布16款采用45nm工艺的四核处理器，这一革命性产品再次引爆了英特尔与老对手AMD的“核战”。 面对英特尔在制造技术、产品种类、产能以及资金的优势，AMD除了再次宣传其架构设计上的优势，宣布即将推出三核处理器外。[第一段]     

英特尔科学家开创世界首款标准硅连续激光器

2005年2月18日,【北京讯】一英特尔公司今天宣布了一项重大科学创新 英特尔科学家采用标准硅制造工艺开发出世界第一款连续波硅激光器.     

迎接亚100nm的挑战

目前,90nm器件已进入小批量生产阶段,但是仍有大量障碍有待克服。在前道工艺中,图形关键层必须用193nm光刻技术制作,这种光刻技术目前还不完全成熟。在后道工艺中,成品率受第二代低k介质材料与铜集成的影响。可以预见,90nm工艺中所遇到的问题在今后的65nm技术节点将会更为加剧。得益于制造工艺惊人的技术拓展能力,现半导体业界正在排列90nm器件到65nm技术节点所能预计到的障碍。高k绝缘膜和金属电极的栅迭层在65nm技术节点之前将无法完成,既使完成,也只是应变硅和绝缘体上硅性能的改进。其次便是除ALD阻挡层和晶粒之外的双大马士革互联问…     

英特尔半导体新工艺使电漏降千倍

英特尔将对外公布一项晶体管新技术,与该公司当前标准工艺相比,采用新型超低电流65纳米工艺的晶体管电流泄漏又降低了1000倍左右。英特尔最近已将晶体管长度由原先的90纳米缩短为65纳米,从而可使单一芯片上的晶体管数量再增加一倍。晶体管数量的增加,将使电流漏洞变得更难控制,并导致发热量增加。英特尔称,由于在设计上作了改进,使三个主要泄漏源(亚阀、接口及门氧化泄漏)的控制得到了重大改进。英特尔架构和整合部门高级研发人员及主管马克-波尔(Mark Bohr)说:“对基于英特尔超低电流65纳米工艺的芯片进行检测后发现,与以前的标准工艺相比…     

瞄准高端服务器市场2005年英特尔将出双核芯片

英特尔计划开始一项重大技术创新 ,即 ,将两片Itanium芯片集成到一个硅片上。在高端网络服务器上 ,通常采用两个或多个处理器共同分担计算任务。随着芯片制造工艺的发展 ,芯片制造商可以把两个处理器合成一个 ,集成到单一的硅片上 ,这样就使芯片的价格更低 ,从而更具有竞争力。英特尔预计到 2 0 0 5年可以做到这点 ,并称英特尔有两种实现途径 :通过该公司下一代 90纳米工艺或者采用更先进的 65纳米工艺。迄今为止 ,只有 IBM销售这种“双核”芯片服务器 ,然而 ,Sun和惠普公司也正在紧锣密鼓地开发各自的相关产品 ,并预计在明年推出。不同于…     

英特尔将停产大部分90nm产品

据中国台湾计算机主板制造商披露：为了更快的转向更先进的65nm制造工艺。计算机微处理器制造商英特尔公司将在今年年底之前，逐步停止几乎所有90m台式机微处理器的生产。     

全耗尽SOI器件源/漏区抬升结构的形成（英文）

介绍了在全耗尽绝缘体上硅(FDSOI)结构上,通过在SOI表面外延生长形成金属氧化物半导体场效应晶体管(MOSFET)源/漏区抬升结构的方法。研究了不同的工艺参数对外延生长的影响,从而在合适的掺杂浓度下得到均匀的外延生长形貌。提出了两种新的途径来控制SOI的厚度:采用一种新的方法生长垫氧层,以及在源漏区外延生长前,在衬底外延生长硅薄膜层,从而补偿工艺导致的SOI损耗。这两种新的方法使SOI厚度增加了约5 nm。工艺优化后的FDSOI器件沟道厚度约为6 nm,源漏外延层厚度为20～30 nm。最后,阐述了外延成分对器件电学性能的影响。     

65nm芯片设计和制造中的几个问题

65nm芯片的设计需要采用可制造性设计(DFM)、多种分析方法和团队通力合作的精神;65nm芯片制造工艺需采用193nm浸入式光刻技术、等效离子掺杂技术、原子层沉积技术、低应力CMP工艺及无损伤清洗技术;65nm芯片制造设备需要全自动化和布局微型化等。     

相对介电常数2.2、强度为2倍AMAT发布第3代low-k膜专用装置

美国应用材料(AMAT)发布了可形成适用于22nm～14nm逻辑IC的低介电率(low-k)层间绝缘膜的两款制造装置。分别是成膜装置Producer Black Diamond3和紫外线(UV)固化装置Producer Nanocure 3。由发布可知,因微处理器耗电量的1/3为布线耗电量所占,因此市场上要求能够在降低布线耗电量的同时,确保高机械强度的层间绝缘膜。对此,应用材料     

微处理器与DSP

PC用欢跃与迅驰双核平台英特尔公司推出两款面向家用电脑和笔记本电脑的新平台——英特尔欢跃(Intel Viiv)技术平台和英特尔迅驰双核移动计算技术平台。新平台的核心组件是采用65纳米工艺技术制造的英特尔双核处理器,其中包括英特尔酷睿双核处理器。该款处理器的优势在于其     

45nm工艺及材料的最新动态

介绍了45nm芯片、工艺和设备的最新动态。英特尔、TI、IBM、特许、英飞凌和三星都推出了45nm功能芯片。45nm主要工艺包括光刻、应变硅、低k电介质、Cu互连、高k电介质和离子注入等。光刻工艺采用193nmArF/浸没式光刻机。45nm工艺中应变硅技术已步入第三代,它综合采用双应力衬垫、应力记忆和嵌入SiGe层。     

SOI晶圆制造技术及发展趋

绝缘体上硅(SOI,silicon-on-insulator)作为CMOS的改进技术,于1978年被推出,这种技术能够提高器件速度、降低功耗、减小软误差、抗锁定、减化制造工艺,以及减小器件尺寸。SOI材料最初是用于小规模的利基(niche)市场,主要是军用。而今,已明显扩展了在主流方面的应用。最近几年,SOI已用于各种前沿的集成电路,诸如微处理器、服务器、智能电源(smartpower),以及射频信号处理器,一般用部分耗尽的(PD,partiallydepleted)硅层。随着MOS晶体管物理沟道长度(Lg)缩短到亚50nm领域直至亚10nm领域,另一种CMOS器件结构,即,全耗尽的(FD,fullydep…     

用2.5D TSV实现多处理器SiP功能

本项目由Open-Silicon,GLOBALFOUNDRI ES和Amkor三家公司合作完成。两颗28nm的ARM处理器芯片,通过2.5D硅转接板实现集成。芯片的高性能集成通常由晶体管制程提高来实现,应用2.5D技术的Si P正成为传统芯片系统集成的有效替代。Open-Silicon负责芯片和硅转接板的设计,重点在于性能优化和成本降低。GLOBALFOUNDRI ES采用28nm超低能耗芯片工艺制造处理器芯片,而用65nm技术制造2.5D硅转接板。包括功耗优化和功能界面有效管理等概念得到验证。硅基板的高密度布线提供大量平行I/O,以实现高性能存储,并保持较低功耗。所开发的EDA设计参考流程可以用于优化2.5D设计。本文展示了如何将大颗芯片重新设计成较小的几颗芯片,通过2.5D硅转接板实现Si P系统集成,以降低成本,提高良率,增加设计灵活性和重复使用性,并减少开发风险。     

纳米级IC设计的解决办法

进入21世纪以来,随着IC制造技术的进步,0.18mm制造工艺已经进入工业化生产阶段,0.13mm工艺也逐步开始普及。90纳米(nm)的制造工艺正在研究和实施阶段。可以预言,在未来的两三年中,90nm工艺必将逐步进入主流工艺生产线的前列。对于一些关键问题的解决,必须依赖于新一代的设计工具和方法,下面介绍纳米级设计的一些新思路。解决思路一采用连续性收敛的设计方法,即虚拟投片和硅虚拟试样芯片的设计方法学连续性收敛的设计方法可以缩短反复试探电路结构和布局的时间,从而大大加快布线的最后确定。大多数公司在0.13mm设计时便采用了连续性收敛的设…