基于VHDL语言的实用电梯控制器的设计

介绍了基于VHDL语言设计的电梯控制器，并进行了电路综合和仿真。该控制器遵循方向优先的原则，提供16个楼层多用户的载客服务并指示电梯的运行情况。     

基于FPGA的电梯控制器设计

使用FPGA器件作为主控制芯片,采用模块化设计方法,通过硬件描述语言VHDL对电梯控制器各功能模块进行编程,实现了六层电梯控制器设计。经软件仿真和硬件实现,结果表明该方案能满足设计要求,并能扩展到多层电梯,有较强的实用性。     

基于VHDL的电梯控制系统设计

本文介绍了基于VHDL的六层电梯控制系统设计的总体设计方案,详细描述了六层电梯内部功能模块的工作原理。利用硬件描述语言VHDL对功能模块进行编译,仿真结果表明,此设计能够遵循方向优先的原则正常工作。     

基于VHDL状态机的交通灯控制器设计

用VHDL语言设计交通灯控制器,并利用QuartusⅡ软件平台对设计系统进行仿真、编译,并下栽到FPGA／CPLD可编程逻辑器件中。由于生成的是集成化的数字电路,没有传统设计中的接线问题,所以故障率低、可靠性高。由于采用了EDA技术,所以大大缩短了开发研制周期,提高了设计效率,使系统具有设计灵活,实现简单,性能稳定的特点。     

基于CPLD的电梯控制器的设计与实现

针对传统单片机设计的电梯控制器外围电路复杂、性能不稳定的缺点,提出了基于CPLD的电梯控制器设计.介绍了基于CPIJD的电梯控制器的总体设计方案,描述了其内部功能模块的工作原理,利用硬件描述语言VHDL.设计出6层楼的电梯控制器,在Max PlusⅡ集成软件环境中进行编译、仿真、调试及综合,并下载到芯片中以实现其功能.     

基于VHDL的微型打印机控制器设计

介绍基于VHDL的微型打印机控制器的设计.论述了微型打印机的基本原理,以及实现控制器的VHDL语言设计.打印机的数据来自系统中的存储模块,根据需要控制打印.该微型打印机控制器可取代传统的微型打印机,且抗干扰性好,可靠性高,具有较强的移植性,稍加改动就可应用于不同场合.     

基于VHDL的微型打印机控制器设计

介绍基于VHDL的微型打印机控制器的设计。论述了微型打印机的基本原理．以及实现控制器的VHDL语言设计。打印机的数据来自系统中的存储模块,根据需要控制打印。该微型打印机控制器可取代传统的微型打印机,且抗干扰性好,可靠性高,具有较强的移植性,稍加改动就可应用于不同场合。     

基于VHDL的洗衣机控制器的设计

为降低设计成本,缩短设计周期,提出一种基于VHDL的洗衣机控制器的设计方案.该方案采用模块化的设计思想,并使用状态机完成控制模块的设计.整个系统在QuartusⅡ开发平台上完成设计、编译和仿真,并在FPGA硬件实验箱上进行测试.仿真波形和测试结果均表明该设计方案切实可行.     

基于CPLD的电梯运行控制器的设计

探讨电梯控制技术的发展历史和技术现状,仔细研究CPLD器件的工作原理,开发流程以及VHDL语言的编程方法;采用单片CPLD器件,在MAX+plusⅡ软件环境下,运用VHDL语言设计一个16楼层单个载客葙的电梯控制系统.该系统能够完成电梯运行所需的控制要求,并在运行上遵循方向优先的原则.最后,通过仿真实验证明,该系统能够达到功能要求.     

基于VHDL的FPGA开发

文章介绍了硬件电路描述语言VHDL的特点和描述方法,并应用VHDL介绍了一个设计实例。以FPGA器件为核心的数字系统设计使整个系统显得精简,并能达到所要求的技术指标,具有灵活的现场更改性,还有高速、精确、可靠、抗干扰性强等优点。     

基于VHDL的多功能可变模计数器设计

可变模计数器作为一种基本数字电路模块,在各种数字系统中应用广泛.在对现有的可变模计数器的研究基础上,在QuartusⅡ开发环境中,用VHDL语言设计一种功能更加强大的可变模计数器,它具有清零、置数、使能控制、可逆计数和可变模等功能,并且对传统的可变模计数器的计数失控问题进行研究,最终设计出一种没有计数失控缺陷的可变模计数器,并以ACEX1K系列EP1K30QC208芯片为硬件环境,验证了其各项设计功能.结果表明该设计正确,功能完整,运行稳定.     

基于VHDL的线性分组码编译码器设计

数字信号在传输过程中受到干扰的影响,降低了其传输的可靠性,线性分组码作为一种常用的信道编码,在通信传输系统中应用广泛。在对线性分组码的编译码规则研究基础上,讨论了生成矩阵、监督矩阵与错误图样集之间的关系,在Max＋PlusⅡ开发环境中,用VHDL语言设计线性分组码编译码器,对其各项设计功能进行了仿真和验证。结果表明,该设计正确,其功能符合线性分组码编译码器的要求。     

基于VHDL的一个简单Mealy状态机

以帮助理解Mealy状态机为目的,采用VHDL语言设计一个简单的Mealy状态机,来检测数据流"1101010",并采用软件QuartusⅡ对所写程序进行编译、仿真,得出其状态图、波形图.首先介绍状态机的基本概念及其分类,其次分析Mealy状态机的设计过程并编写程序,最后通过QuartusⅡ对编写软件编译、仿真,使所得到的状态图和波形图合理,并与分析完全一致.这里编写的程序简单、合理,容易理解,可以对Mealy状态机有一个更全面的认识.     

基于VHDL语言的倒计时抢答器设计

分析了具有倒计时功能数字式抢答器的设计需求,给出了采用CPLD（复杂可编程逻辑器件）的系统设计方案,详细介绍了用VHDL（超高速集成电路硬件描述语言）进行其核心设计CPLD内部功能模块的具体设计及实现方法。总结了采用CPLD基于VHDL语言的系统设计优点,指出了现代数字系统设计的特点及发展趋势。     

基于VHDL的TPC译码器设计

Turbo乘积码是一种性能卓越的前向纠错码,具有译码复杂度低,且在低信噪比时可以获得近似最优的性能。介绍基于Chase算法的Turbo乘积码软入软出（SISO）迭代译码算法,提出基于VHDL硬件描述语言的TPC译码器设计方案,并在FPGA芯片上进行了仿真和验证。仿真结果证明该译码器有很大的实用性和灵活性。     

基于VHDL语言的按键消抖电路设计及仿真

为了解决FPGA／CPLD系统的按键抖动问题,用VHDL语言有限状态机的方法,在S0状态下检测到有按键操作则转入延时状态S1,延时结束后,用状态S2,S3,S4对按键进行连续三次取样,如果三次取样均为低电平,则转入状态S5,并输出按键确认信号,否则,返回状态S0。电路经仿真分析,并下载到EPM7128ATC100芯片进行了验证,能够确保每次按键操作,产生一次按键确认,有很好的按键消抖效果,性能稳定。主要创新点是用VHDL语言有限状态机设计按键的消抖。     

一种基于VHDL的HDB3码编码器的设计技术

数字基带信号的传输是数字通信系统的一个重要组成部分,HDB3（三阶高密度双极性码）编码是数字基带信号传输中常用的传输码型。HDB3编码无直流成分且连0串符号最多只有3个。该种码型通过正负极性交替消除传输信号中的直流成分,降低功耗。文中基于VHDL设计了HDB3编码器,实现了编码过程中的插V及插B模块;通过插入正反极性电平信号解决了串行码元中连0多于4个时的情形。在MAX＋PLUSⅡ工具中进行了仿真、调试,结果表明实现了HDB3编码功能,能实现基带信号在基带信道中直接传输与提取,同时能很好地提取定时信号。