基于FPGA的SiP原型验证平台设计

随着嵌入式系统小型化和模拟数字/数字模拟转换器(ADC/DAC)性能需求的日益增长,如何在减小系统体积和功耗的前提下,提高ADC/DAC信号传输的可靠性,增加功能可配置性和信号处理可重构性,成为一大难题.为此,设计了一款基于FPGA的系统级封装(SiP)原型验证平台,该SiP基于ADC+SoC+DAC架构,片上系统(S...     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

基于FPGA的视频解码芯片验证平台设计

随着视频编解码算法复杂度的增加,视频处理器设计的难度和成本也大幅度增加.针对视频解码器芯片的仿真和验证要求,文章提出了视频解码芯片的验证框架.基于VirtexE系列的FPGA芯片设计实现了视频解码器的验证平台.并对视频解码器的FPGA的验证问题进行了分析.     

基于FPGA的AVS视频解码芯片验证平台设计

针对AVS视频解码芯片仿真和验证的要求,提出了基于FPGA的验证平台框架。该验证平台主要用于对AVS解码芯片进行硬件模块的验证,从而为整个视频解码芯片的开发提供可靠的依据。该平台基于Nios II软核处理器,可使软件模块和硬件模块在一个平台下真正实现软硬件协同工作。基于该平台实现了多个硬件模块和AVS视频解码芯片的验证,其结果证明了该验证平台的正确性和可靠性。     

ARINC 659总线接口芯片的FPGA原型验证

ARINC659总线是一种高速高可靠性的航空电子机架内部总线,主要用于机架内部各个在线可更换模块之间的通信。介绍了ARINC659总线的结构和基于该总线结构开发的一种小型化高集成度的总线接口芯片。为了进行该芯片的原型验证,开发了基于ARINC659总线架构的FPGA原型验证平台。描述了FPGA验证逻辑的结构,并举例说明了具体的验证流程和验证结果。实验证明,使用该平台和相应的验证流程,极大地提高了验证效率,为芯片的成功投片提供了可靠的保证。     

RS-PC译码器芯片设计的FPGA验证

在分析FPGA验证对ASIC设计的作用的基础上,提出了一种为了验证RS—PC译码器芯片设计的FPGA验证方案。该方案具有可测试性强,灵活和通用的特点。     

系统芯片验证平台设计

使用验证平台可以提高验证效率,传统的验证平台是针对特定的待验证模块设计的,不同的设计需要开发不同的验证平台.验证平台的开发既浪费时间,又很难保证验证平台本身100%正确.文中提出了一种系统芯片验证平台开发方法,按该方法开发出的验证平台具有高可重用性、可扩展性、可升级性、可维护性和自动化等功能,提高了验证平台的开发效率,从而提高了验证效率.     

系统芯片验证平台设计

使用验证平台可以提高验证效率,传统的验证平台是针对特定的待验证模块设计的,不同的设计需要开发不同的验证平台.验证平台的开发既浪费时间,又很难保证验证平台本身100%正确.文中提出了一种系统芯片验证平台开发方法,按该方法开发出的验证平台具有高可重用性、可扩展性、可升级性、可维护性和自动化等功能,提高了验证平台的开发效率,从而提高了验证效率.     

集成温度传感器的无源UHF RFID标签设计与验证

针对超高频EPC C1 Gen-2协议,设计了一款集成温度传感器的无源RFID标签。系统整体构架包括射频模拟前端、数字逻辑控制电路、温度传感电路和EEPROM存储器四部分。通过复用模拟前端电路产生的电流作为温度转换模块的偏置电流,采用时域数字量化法设计出极低功耗的温度传感电路。基于SMIC 0.18 μm 2P4M CMOS工艺库的仿真结果表明,所设计温度传感器的功耗仅为100nW。集成温度传感器的RFID标签的电路仿真及FPGA验证结果表明,所设计传感标签芯片的测温范围在-20℃～80℃,有效分辨率为0.4℃。     

射频识别系统中读写器的开发与研究

重点介绍了射频识别系统中读写器的开发。读写器采用Ti公司的13.56MHz频段下的读写收发芯片S6700,符合ISO/IEC15693协议标准。同时较详细地给出了读写器硬件系统的组成和软件工作流程,并针对同时读取多张卡的情况进行分析,实现了协议中给出的防数据冲突算法。     

基于RFID的防伪读写器设计与实现

传统射频识别(RFID)防伪系统仅利用标签编码的唯一性完成,存在着非法读写器恶意读取和假数据欺骗的安全隐患。针对上述缺点,介绍了一种新的基于RFID技术的防伪读写器的设计与实现,探讨了利用RFID和GSM通信,对读写器和商品编码进行双重认证的防伪验证机制。建立了商品防伪模型,并进行了实际测试。结果表明,系统能够安全、高效地运行。     

高频RFID标签曼彻斯特编码电路的设计

提出了一种符合ISO/IEC15693标准的RFID电子标签中的曼彻斯特编码电路的设计方案。该方案具有编码准确、抗干扰性好、易于维护等特点。根据该方案设计的电路已成功应用于基于ISO/IEC15693标准的RFID电子标签项目中。该方案对于其他标准的RFID电子标签的数字部分的设计也有一定的借鉴作用。     

一种无源射频识别编解码电路的设计与验证

提出了一种基于ISO/IEC 14443协议的高频13.56 MHz RFID芯片的数字编解码电路结构,采用Altera FPGA搭建验证系统,进行了系统设计的仿真与验证。该电路实现了RFID标签芯片通信时所需要的副载波调制后曼彻斯特编码和修正密勒码的解码,并为后端的协议栈电路设计了SPI从机通信接口。     

基于ISO 15693标准RFID标签芯片PPM解码电路的设计

提出了一种基于ISO／IEC15693标准PPM编码的识别及其解码电路的设计。详细分析了PPM编码的帧结构,说明了脉冲编号的解码方案以及电路的实现原理,最终给出电路的仿真测试结果。该电路具有解码思想简单、硬件资源利用率低、抗干扰性强等特点,并已成功应用于基于ISO／IEC 15693标准的RFID标签芯片的项目中。     

超高频RFID读写器基带模块的原理与设计

本文介绍了一种超高频RFID读写器基带模块的原理和设计方法.依据ISO/IEC18000-6协议,提出将单片机与FPCA相结合,充分利用两者优点来实现设计.文中描述了单片机和FPGA协调工作的方法,着重阐述了编码、译码、出错校验等模块的原理和功能以及在FPGA中实现各模块的方法.     

基于ARINC 659的FPGA原型验证平台的构建与实现

依据ARINC 659协议的芯片设计中复杂功能逻辑的验证需求,提出了一款用于验证ARINC 659芯片逻辑功能的FPGA验证平台,全面论述了ARINC 659验证平台的构建以及ARINC 659芯片FPGA原型验证的全过程.实验结果表明,该验证平台能较为充分,全面地验证ARINC 659芯片的逻辑功能,提高了验证效率,缩短了芯片开发中的验证周期.     

一种UHF无源RFID标签芯片阻抗测试方法研究

提出一种用于UHF无源RFID标签芯片阻抗测试的新方法.利用ADS仿真软件对测试原理进行了仿真并实际制作了测试板.利用设计的测试板对NXP_XM芯片和Impinj_Monza4芯片进行了测试,分析了误差产生的原因,最终测试结果符合预期效果.     

嵌入式系统的RFID读卡器和无源标签设计

以STM32F103VET6微处理器为核心,配合CR95HF射频芯片构成符合ISO/IEC 15693标准的便携式读卡器。同时,采用无线存储芯片M24LR64,开发了与读卡器配套的新型无源RFID标签。该RFID系统工作在13.56 MHz频率,其标签的存储容量达到24KB,并通过I2 C总线实现数据传输,适用于需要在标签中携带大量数据的应用场合。实验证明,开发的RFID系统能稳定地进行无线数据通信,具有工作稳定、适用性强的特点。     

超高频RFID系统设计与仿真

设计一种超高频的射频识别(RFID)系统结构,基于ISO/IEC18000-6协议对超高频RFID系统进行仿真。在多经衰落的环境中,实现RFID系统的收发,验证RFID系统反向散射的工作原理,得到信噪比和误码率的关系。仿真结果证明了该系统的可行性。