BWDSP处理器的C语言级调试器实现方案

BWDSP是一款我国自主研发的高性能通用数字信号处理器。BWDSP配套的自主研发的调试器同时支持对C语言和汇编语言的调试。该调试器实现了调试信息解析、函数栈解析与查看、单步调试、变量查看等C语言调试功能。由于C语言调试的功能实现与具体处理器关系不大,BWDSP调试器的C语言调试实现方案也可以用于其他处理器。该方案可供其他处理器的调试器参考借鉴。     

基于RISC-V调试协议的片上调试系统设计与实现

为满足RISC-V架构生态中对RISC-V平台软件调试的需求,设计并实现了一种基于RISC-V调试协议的片上调试系统.该系统通过调试传输模块实现并隐藏调试模块内部寄存器访问逻辑,将其简化为JTAG串行信号实现与宿主机的交互,并通过调试模块实现了调试所必需的处理器全面监控与存储访问功能.在基本调试功能的基础上,进一步实现了总线直接访问、程序缓存和基于触发模块的触发功能,并在兼容RISC-V调试协议的情况下实现了事件序列触发功能.该片上调试系统依托于自研RISC-V处理器硬件平台,通过GDB与OpenOCD构成的宿主机软件环境进行功能测试.经过与其他RISC-V架构处理器对比和FPGA测试表明,该片上调试系统功能丰富,能够满足目前RISC-V平台调试的功能需求.     

一种基于JTAG接口的片上调试与性能分析方法

介绍了一种复用JTAG标准接口来实现处理器片上调试和性能分析的方法.以SuperV DSP处理器为研究对象,通过设计调试和性能分析模块以及相应指令,实现了运行控制,断点设置等调试功能以及统计执行周期数,Cache缺失率等性能分析数据的功能,极大地方便软件开发和应用程序优化,同时对处理器性能和功耗影响甚微.     

TRACE32PowerTools调试工具

劳特巴赫公司推出了一款新工具,可以对ATMELAVR32微处理器系列平台提供调试支持。 劳特巴赫的TRACE32为AVR32系列平台的调试提供了两种调试方案。PowerDebug系列通过JTAG接口为整个调试过程提供调试服务,包括代码下载、flash编程和源代码调试等基本调试功能。     

Tensilica为Xtensa可配置处理器和钻石标准系列处理器IP核提供集成的实时跟踪支持

Tensilica宣布,一项可选的全速非侵入式指令跟踪功能已被添加进其钻石标准系列和Xtensa可配置处理器IP核中.TRAX-PC处理器跟踪捕获单元与Nexus5001相兼容,适用于调试复杂的且具有挑战性的实时应用,例如引擎和发动机控制.在Xplorer集成设计环境(IDE)中已完全集成了片上TRAXE硬件的使用和软件控制,从而软件工程师能够方便的利用TRAX-PC处理器跟踪捕获宏单元进行程序开发和调试.     

风河公司首次推出支持Intel IOP342处理器的多内核片上调试技术

风河公司日前推出了全新的、支持Intel IOP342处理器的多内核片上调试解决方案——Wind RiVer Workbench片上调试工具。该工具运用了一种高性能的JTAG解决方案，不但能够完成硬件调试，还可以实现一个或多个跨多内核运行的、不同操作系统之间的复杂交互调试。从而极大地缩短了用户的。调试一编译一编码”周期。风河公司还将进一步完善多内核片上调试工具，使客户能够更充分地利用Intel IOP342处理器下各种设备软件应用的强大功能，更快地完成新硬件产品的开发。     

TRACE32 PowerTools调试工具

劳特巴赫公司推出了一款新工具,可以对ATMEL AVR32微处理器系列平台提供调试支持。劳特巴赫的TRACE32为AVR32系列平台的调试提供了两种调试方案。PowerDebug系列通过JTAG接口为整个调试过程提供调试服务,包括代码下载、flash编程和源代码调试等基本调试功能。而PowerTrace系列则利用芯片的Nexus接口在基本调     

基于IEEE 1149.1标准的可重定向片上调试方法

介绍了一种基于IEEE1149．1标准的可重定向的调试方法，详细地分析了一种嵌入式调试模块的内部结构、工作原理、实现过程以及它给处理器核带来的代价，该模块在RTL级只需较少的修改即可集成在多种微处理器核上．完成片上调试的功能。     

天脉1下龙芯1B网卡驱动设计与实现

针对某嵌入式项目需要实现基于龙芯1B处理器的计算和以太网通信功能。文中采用龙心1B处理器集成两路千兆以太网,基于天脉1嵌入式实时操作系统,设计实现了龙芯1B处理器平台下双网卡以太网驱动。网卡驱动可同时支持基于以太网的调试和通信功能;也可通过一路网卡进行调试,同时使用另外一路网卡进行通信。实验结果证明,所设计实现的以太网驱动功能正确,在天脉1嵌入式操作系统下,能正确实现对龙芯1B处理器两路千兆网卡的控制;网卡驱动能正确,可靠地工作,以太网通信功能正常。     

基于TI DSP的红外图像采集预处理系统的软硬件实现

介绍了一种基于高性能定点数字信号处理器(DSP)TMS320C6416的红外图像处理系统。本系统以DSP为核心处理器,辅以单片机统一系统时序,完成红外视频采集、图像增强和视频输出的功能,具有适应性、实用性强和调试方便的特点,在红外热成像系统中有着广泛的应用前景。     

矢量处理器在SAR实时成像中的应用及性能分析

本文介绍了自行研制的合成孔径雷达(Synthetic Aperture Radar,SAR)实时成像处理机中的矢量处理器,及其在实时成像处理中的应用.该矢量处理器在(I)FFT等信号处理方面具有优越的特性,非常适合完成CS成像算法中的(I)FFT和复乘运算.在实时成像处理时,本文运用两维(I)FFT运算,能够避免转角存储,降低处理时间开销,减少对处理器的控制步骤,从而充分发挥该处理器在处理性能、数据传输率和可编程性等方面的优点.文中还分析了该矢量处理器的处理精度,及其对实时成像处理的影响.并将该矢量处理器成功地应用到SAR实时处理机中,最后给出了实际成像结果.     

基于事件驱动的新型处理器的研究与应用

针对现代电子设计低成本、高效率、高灵活性的特点,研究了一种新型的处理器：事件驱动多核心处理器。通过对这种处理器基本构架的研究,以及采用新型处理器与采用传统控制器设计差异的对比,分析出该处理器具有性能高、实时性强、易编程等优点。最后,提出了一种新的设计方法：硬件设计软件化,给众多电子系统设计提供新的思路和参考。     

无线通信专用嵌入式处理器的设计与实现

多模基带处理器芯片的设计已成为研究的热点。文章结合无线通信处理算法的特点．利用指令级加速技术，设计了一种基于无线通信中复数运算的16位嵌入式处理器核。利用它可以通过灵活的配置软件完成基带处理中绝大部分的复数相关运算和控制功能。经实际流片测试，该处理器核具有面积小、功耗低的特点．可用于多模无线通信基带处理器的设计。     

基于PowerPC的雷达通用处理机设计

介绍了一种高性能雷达通用处理机,以4片PowerPC高性能通用处理器为核心,采用VPX总线标准,符合通用化、标准化、系列化的要求。处理机采用PowerPC通用处理器和RapidIO高速串行接口,具有较强的处理能力和数据交换能力,较好的通用性、可重构性和扩展性;采用VxWorks实时操作系统和VSIPL数学函数库,提高软件开发效率。最后通过合成孔径雷达(SAR)实时成像处理和性能评估,验证了通用处理器替代DSP作雷达通用处理的可行性。     

高速数字信号处理器RT—A100及其应用

RT－A100可级联高速数字信号处理器是南京电子技术研究所开发的具有自主知识产权的数字信号处理器。该信号处理器与著名的INMOS公司的IMSA100在引脚分配上完全兼容,功能上也完全含盖了IMSA100,并有针对性地进行了改进,在性能上完全超过了IMSA100。本文详细地描述了RT－A100的功能、性能及应用。     

多核处理器功耗优化与评估技术发展综述

多核处理器已经成为当前处理器设计的主流,其并行处理能力显著提高了处理器的性能,同时,多核处理器本身的高度集成度也使其功耗显著上升,从而在一定程度上限制了多核处理器的发展。本文描述了低功耗设计的基本理论、常用的低功耗设计技术和多核处理器中的功耗评估技术,并分析和总结了低功耗多核处理器研究的最新进展,可为多核处理器的设计提供有益的参考。     

基于TS201平台的雷达信号处理机设计

以ADI公司高性能浮点DSP芯片TS201为核心处理器,结合Xilinx公司VIRTEX-IIPRO系列FPGA芯片设计的2片DSP数据缓存板和4片DSP主处理板,设计了一种雷达信号处理机。该信号处理机中,DSP芯片仅用链路口完成相互间点对点的通信,各自的数据总线互补相连,存储器空间地址彼此独立。系统具有硬件结构体积小,程序易调试,整体可靠性高的优点。     

基于行冲突预测的内存控制器QoS管理机制

 传统内存控制器QoS管理机制对处理器访存延迟控制能力有限.针对该问题,本文提出PRCC机制.该机制基于对后续处理器访存的预测,分析发出设备访存对处理器访存延迟的影响,阻止发出会导致处理器访存从行命中变为行冲突的设备访存,从而减少设备访存对处理器访存延迟的影响.面向北大众志SK SoC的评测结果表明:相比于传统方法,应用PRCC机制使设备访存对程序执行时间的影响从24%减少到12%,并且通过参数调节,能够在处理器与设备间取得更优的性能折衷.     

The 68040 32-b monolithic processor

A 32-b single-chip processor has been developed that is user object-code compatible with members of the 68000 processor family. The 14-4-mm×15.5-mm device contains over 1.2 million transistors and is fabricated with a double-layer-metal CMOS process. The processor integrates three major functional units: an integer processor: a floating-point processor; and a Harvard-style memory unit. Each major unit is described, and the implementation techniques that were employed and selected circuit issues that were confronted in the design are discussed     

网络处理器的分析与演进

文章从网络处理器的出现首先分析了网络处理器具备的基本功能特性,接着介绍了网络处理器体系结构的演进过程,在文章的最后部分对当前市场上的主流产品作了一个大概的介绍,并对网络处理器今后的发展作了简单的描述.