基于双派克变换的新型三相锁相环技术

针对电网电压不平衡故障时,三相锁相环输出存在二倍频谐波扰动问题,提出了一种基于双派克变换的新型锁相环.对电压信号分别进行正序派克变换和负序派克变换,并将负序派克变换中的直流量乘以变换矩阵,通过交叉解耦可消除正序派克变换中的二倍频分量,有效提取了基波正序直流分量,可实现电网电压不平衡条件下的相位和频率准确跟踪.在Matlab/Simulink环境中建立了仿真模型,分析了锁相环在电网不平衡下的稳态响应.结果表明,本文提出的锁相环较传统的锁相环而言,在电网故障下更能精确检测电压相位和频率信息.     

基于双锁相环路的非正弦时域正交调制外同步方法

针对非正弦时域正交调制信号难以同步的问题,从该调制信号的时域并行、频谱交叠特性入手,提出了一种基于双锁相环路的外同步方法。该方法使用与调制信号频域分离的带通PSWF脉冲序列作为辅助同步序列。接收端同步捕获时,首先利用窄带锁相环完成载波同步,在此基础上,通过相干解调得到基带PSWF脉冲序列,最后通过数字脉冲锁相环实现码元同步。仿真结果表明,该方法具有同步捕获快、稳定性好、抗噪声能力强的优点,尤其适用于并行调制路数较多的情况。     

基于滑模观测器的永磁同步电机 无位置传感器控制研究

为了实现内置式永磁同步电机的无位置传感器控制,设计了一种改进型滑模观测器。基于等效 反电动势建立滑模观测器,采用饱和函数替代传统开关函数,有效改善了观测器输出的抖振问题;利用单相 锁相环替代传统锁相环计算转子位置信息,省去了低通滤波器和相位补偿环节,同时利用前向差分变换法替 代微分运算,降低了计算噪声;采用滑模速度控制器替代传统的 PI 控制,提高了系统的抗干扰能力。仿真 验证结果表明,该方法能很好地消除系统抖振,减小超调,加快系统的响应速度。     

弱电网下SOGI-PLL参数对LCL型并网逆变器稳定性影响及参数优化

在并网逆变器系统中,通常依靠锁相环获取电网电压的相位信息以确保并网电流与电网电压实现同步.本文以基于二阶广义积分锁相环(SOGI-PLL)的单相LCL型并网逆变器为例,基于电网阻抗对系统的影响,分析SOGI-PLL的小信号模型和基于阻抗稳定性判据的并网逆变器数学模型.结合伯德图和奈奎斯特曲线图,分析SOGI-PLL中P...     

改进的大气激光通信PPM调制解调系统设计

为进一步提高PPM解调的性能,系统以FPGA为主控单元,提出了一种改进的数字锁相环提取时隙同步时钟和快速帧同步提取方案,在传统的数字锁相环中添加了数字滤波器和FIFO缓存单元.结果表明:系统能够精确地调整时隙时钟,调整精度达到0.25π,10 Mbps信号的时隙时钟的抖动量仅为1.5 ns,最终系统实现了10 Mbps的大气激光通信.     

基于VHDL语言的数字锁相环的设计与实现

为了改善数字通信系统的同步性能，保证系统工作稳定、可靠，对锁相环电路进行了研究。在分析模拟锁相环缺点的基础上，介绍了数字锁相环的工作原理，并用VHDL语言对该系统进行了设计，给出了数字锁相环电路3个主要模块的设计过程及仿真结果，得到了该系统的顶层电路。实验及仿真结果表明，数字锁相环是解决同步问题的重要措施之一。     

全数字锁相环在瞬态频率测试中的应用

概述了数字锁相环的原理,并用线性差分方程和ｚ变换描述了全数字锁相环的系统特性,将全数字锁相环应用于爆炸波形瞬态调频信号解调,计算机模拟表明了全数字锁相环在频率解调方面的优越性能。     

一种结合高分辨率TDC的快速全数字锁相环设计

针对时间数字转换器(Time-to-Digital Converter,TDC)的分辨率较低,全数字锁相环(All Digital Phase-Locked Loop,ADPLL)锁定参考信号的时间较长等问题,提出一种在高精度TDC基础上快速实现锁定的全数字锁相环.提出的时间数字转换器运用抽头延迟线法和双通道差分延迟线法提高量化精度,采用对称式层次型结构实现对负时间间隔的量化,设计的相调电路将量化的脉冲信号还原为时间长度信号,通过状态机对反馈信号的相位提前或延迟,实现对参考信号的快速锁定,在环路锁定后使用下降沿检测电路适时关闭鉴频鉴相器和时间数字转换器,降低整体电路的功耗.在Xilinx KC705开发平台上进行仿真与验证,并在Xpower软件上与传统的基于游标尺链型的全数字锁相环进行功耗对比分析.结果表明,此全数字锁相环的量化误差控制在0.2 ns之内,反馈信号可在3个参考信号时钟周期内快速锁定参考信号,整体电路功耗相比传统的基于游标尺链型的全数字锁相环降低约18.1%.本文提出的全数字锁相环具有实时性强、锁定速度快、量化精度高、功耗低等优势,更适用于高速、低功耗的现代数字通信系统.     

一种用于高速D/A转换器的1.6 Gbit/s同步电路

针对GHz采样的D/A转换器(DAC)设计及系统要求,提出了一种新型的高速同步电路.该同步电路引入高速动态比较器和触发器做低电压差分信号(LVDS)的数据接收电路,降低了功耗,实现简单;然后利用低抖动模拟延迟锁相环和数字相位检测电路选择准确的同步时钟信号,提高了同步电路工作频率范围.基于SMIC 0.18μm1.8 V CMOS工艺的仿真和测试结果显示,同步电路工作的时钟频率范围覆盖250~800 MHz,支持的数据率从500Mbit·s-1~1.6 Gbit·s-1,能用于GHz采样频率的DAC核和外部LVDS发送器接口数据的同步.     

基于模糊PI控制的双同步解耦坐标系三相不平衡锁相环设计

针对传统锁相环在电网电压不平衡时对正序基波分量的幅值和相位不能快速实时检测等问题,提出了一种基于模糊PI控制的双同步解耦坐标系三相不平衡锁相环。该控制系统通过在线调整PI参数能更精确迅速地将电网电压正序基波分量分离,从而实现基波分量相位的快速实时检测。仿真结果表明,与传统单同步和双同步锁相环相比基于模糊PI控制的双同步解耦坐标系锁相环在电网电压不平衡和发生畸变时能更准确、迅速地检测正序基波分量的幅值和相位。     

实现位置同步的双电机交叉耦合控制策略

双断口直流高速开关是实现特高压输电技术的关键设备,而开关的电机驱动系统难以满足双断口的同步要求。为了解决双电机驱动系统的同步误差问题,提出了一种基于改进交叉耦合的双电机协同控制策略。首先,基于交叉耦合原理对两台电机的速度和位置建立耦合关系,通过同步补偿器快速补偿双电机动作误差;其次,针对观测信号的谐波设计了滑动平均滤波器;最后,搭建双电机交叉耦合控制系统的仿真模型。仿真结果表明：当系统受到负载扰动时,所提出的控制策略可以降低双电机转速误差,实现双电机的位置同步运行,降低双电机间动作差异性。     

斩控式AC-DC-AC变换在交流稳压电源中的应用

针对传统AC-DC-AC交流稳压电源输入谐波大、功率因数低和体积大等问题,设计了一种基于PWM斩控式AC-DC-AC变换的单相交流稳压电源。该拓扑结构电源同传统AC-DC-AC相比,节省了直流侧电容;由于采用PWM斩波控制,滤波器设计简单,线路中谐波含量低,输入侧达到了单位功率因数要求。电压、电流检测采用单相信号构造成三相信号,利用瞬时无功功率理论对信号进行检测与处理,实时性高。系统采用电压电流双闭环控制,提高了精度和稳定性。对系统进行了MATLAB/simulink仿真并且搭建硬件平台,验证了该结构和控制方法的可行性。     

正交型频率交替采样与重构方法研究

在频率维度对信号进行并行多通道的交替采样是提高系统采样率的一种重要手段,且每个通道均需要设计独立的模拟采样滤波器和数字重构滤波器以实现信号的分离获取及无失真恢复,结构及算法的复杂程度都偏高。该文提出一种基于正交变频的频率交替采样与重构方法,采样过程将输入信号划分为若干个子信道,利用正交下变频和采样滤波器将RF/IF信道分别搬移至基带并完成量化转换;重构过程则利用数字上变频变换将各信道恢复至其原有的载频位置并合成输出以恢复原始信号。该方法总体仅需在满足完美重构条件的前提下设计一个模拟采样滤波器和一个数字重构滤波器,实现简便。最后,通过实验验证对正交变频型频率交替采样与重构方法的有效性进行了阐述。     

数字移动通信解调的同步设计理论

研究了泛欧数字蜂窝移动通信（ＧＳＭ）系统的高斯最小移频键控调制（ＧＭＳＫ）信号的解调同步技术的设计理论;给出了非线性ＧＭＳＫ调制信号的参差正交幅度调制线性近似计算公式,解决了相关同步的理论计算;并对ＧＳＭ系统ＧＭＳＫ调制解调进行了系统仿真;用硬件实现了解调的同步运第;系统仿真及硬件实验结果证实了上述理论是正确的。     

锁相环的设计与性能分析

锁相环诞生以来,已越来越广泛地应用于科研、生产、生活中。在现阶段应用最广泛的数字鉴相器加模拟环路滤波器的混合信号锁相环(数字锁相环)结构中,大量使用一阶有源环路滤波器来实现二阶锁相环系统,满足了绝大部分应用的需要。在介绍了锁相环基本原理及结构功能的基础之上,对锁相环的设计方法进行了探讨,利用Matlab进行了仿真验证,并对所设计的锁相环的性能指标进行了分析。     

船舶电力推进用双三相永磁同步电动机建模

为了研究船舶电力推进系统,提出了一种双三相永磁同步电动机的数学建模新方法.基于产生相同磁动势和功率不变的原则,先将双三相绕组等效变换为双两相绕组,再将双两相绕组等效变换为两相绕组.经过2次绕组变换后,双三相绕组等效变换为两相正交绕组.应用成熟的两相旋转坐标系下的数学模型,完成了双三相永磁同步电动机在dq坐标系下的数学建模和基于Matlab/Simulink的仿真建模.设计了一台6极、2.2kW的双三相永磁同步电动机,进行了仿真和试验研究.比较仿真结果和试验数据,两者间最大误差在5%以内,该建模方法是有效和正确的.     

带残余频偏的QPSK-DSSS信号伪码序列盲估计

针对正交相移键控(QPSK)调制的带残余频偏直接序列扩频(DSSS)信号伪码序列难以估计的问题,提出信号相关矩阵特征分解结合全数字锁相环(DPLL)进行伪码序列估计的方法。首先对接收信号进行采样和分段得到数据矩阵;根据最大化信号相关矩阵的谱范数估计出伪码序列的同步点;在同步基础上再计算信号相关矩阵的特征子空间;针对其主分量特征向量带有残余频偏且相位存在π/2跳变的问题,采用全数字锁相环跟踪和消除其残余频偏进而恢复伪码序列。研究结果表明,针对QPSK-DSSS信号,所提方法能够实现负信噪比下伪码序列的盲估计。     

直扩水声通信机的码同步技术研究

为了降低扩频码同步技术对硬件的依赖,提高水声通信机的性能,对传统直接序列扩频码同步技术进行了一些改进。扩频码同步技术包括码捕获和码跟踪两个阶段,在码捕获阶段,采用双倍补零法扩展接收信号与接收机本地扩频码序列,使两者满足基二快速傅里叶变换运算的要求;在控制逻辑部分采用蓄水池抽样算法来确定范围内载波频偏值的计算顺序,无需按照固定顺序遍历范围内的载波频偏值,从而减少了计算量。在码跟踪阶段,采用了全时间超前-滞后非相干相关同步跟踪回路,采用双Δ值延迟锁相环的设计,扩大了跟踪范围,降低了失锁概率。最后基于DSP平台实现了直接序列扩频水声通信系统,该系统通过了水箱实验环境的测试。     

非合作通信中MQAM的定时载波联合同步

针对非合作通信系统中多径信道下含有大符号率偏差的M进制正交振幅调制信号定时载波的同步问题,提出了一种基于改进加德纳算法的M进制正交振幅调制信号定时载波联合同步方法．该方法首先利用加德纳算法中频偏与算法输出值之间的关系,进行定时偏移估计与载波偏移粗估计;然后利用与其相差半个码元的定时误差检测输出值的绝对值差进行锁定;最后利用锁相环跟踪细微的频偏和相偏．仿真结果表明,在多径信道下,所提的定时偏移和载波偏移的联合估计方法具有良好的估计性能．     

一种四进制Duffing混沌数字通信系统

为提高多进制混沌通信系统的性能,解决Duffing混沌系统受混沌同步技术限制的问题,本文设计了基于Duffing振子的四进制混沌数字通信系统.利用二进制Duffing混沌调制方法与正交幅度调制技术（Quadrature Amplitude Modulation, QAM）结合的思想,实现了基于Duffing振子的四进制混沌调制.同时,根据Duffing振子解调信号的原理,文中简化了域分割检测器的结构,并构建了基于同频Duffing振子阵列的混沌信号解调器和基于Duffing振子的四进制混沌数字接收机,完成了基于Duffing振子的四进制混沌数字通信系统的设计.仿真结果表明:基于Duffing振子的四进制混沌信号发射机完成了对基带信号的四进制混沌调制;简化的域分割检测器可自动识别Duffing振子相轨迹,且其结构和算法更易实现;基于Duffing振子的四进制混沌数字接收机完成了四进制Duffing混沌信号的非相干解调,该混沌数字通信系统的误码率等性能优于经典的四进制混沌数字通信系统.本文针对Duffing振子混沌通信技术,改善了基于Duffing振子的四进制混沌数字通信系统的设计方法,为多进制混沌通信系统的构建提供了参考.