异步集成电路C标准单元的设计与实现

目前异步集成电路设计所面临的主要问题之一是缺乏基于标准单元的设计流程,几乎所有的异步设计都是基于全定制设计技术.要实现基于标准单元的设计流程,首先要提供异步标准单元.本文提出了一种异步标准单元的设计流程,设计实现了两种兼容已有标准单元库标准的异步集成电路C单元,并对其进行了性能优化.最后给出了两种C标准单元的SPICE模拟分析结果.     

基于STG与Petrify的异步电路设计

随着集成电路设计工艺的进步,异步电路相对于同步电路的优越性将越来越明显,异步技术也将越来越成为研究的热点,预计未来集成电路设计将会更多地采用异步技术。Petri网具有的一些特性非常适用于异步电路设计。通过采用petri网的一类子系统STG设计异步电路,并使用一个异步电路设计工具Petrify完成整个设计过程。     

基于异步FIFO实现不同时钟域间数据传递的设计

数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题。本文通过采用异步FIFO的方式给出了这个问题的一种解决方法，并采用Verilog硬件描述语言通过前仿真和逻辑综合完成设计。     

营造交流与合作的良好平台--集成电路设计产业化基地与设计中心巡礼

集成电路设计产业化基地与集成电路设计中心在集成电路产业的发展中扮演着重要角色,在业内的影响逐渐提升,基地与设计中心的良好发展为设计企业营造了创业、创新和成长壮大的良好环境值此"中国集成电路设计产业新十年发展论坛暨中国半导体行业协会集成电路设计分会'2005年年会"召之际,本刊特邀请各基地与设计中心提供其建设和发展情况,以便交流与合作,共同促进我国IC设计产业的持续、快速、健康发展.     

集成电路设计的概述

本文介绍了集成电路发展的各个阶段及其基本的特征。把集成电路设计流程划分为三个阶段:需求分析系统设计、逻辑设计、物理设计,并通过对每一阶段的叙述,介绍了集成电路设计的方法和基本知识。最后描述了集成电路设计面对的问题和前景。     

低压低功耗模拟集成电路设计技术及展望

随着集成电路设计技术及其应用发展,我国在低压、低功耗模拟集成电路的设计和应用方面取得了较好的成绩。但是,由于多种因素的限制,现阶段我国低压低功耗模拟集成电路设计与国际先进水平相比仍存在较大差距。基于此,本文对低压低功率模拟集成电路设计特点展开分析,并对低压低功耗模拟集成电路设计的未来发展进行简要描述,以期可以更好地应用于我国各行各业中。目前,我国CMOS工艺水平不断提高,随着芯片应用频率的逐渐提高,低压低功耗集成电路设计的选择成为当前关注的焦点,尤其是CMOS技术的应用效果更为重要。     

中国集成电路设计公司现状分析

中国集成电路设计公司调查坚持每年持续地进行,已经得到众多中国集成电路设计公司的认可和大力支持。中国版《电子工程专辑》第十三次设计调查问卷,透过电子邮件、线上问卷和电话调查,邀请中国集成电路设计公司参与分享中国集成电路产业的发展现状。     

加速资源整合 实现IC设计跨越式发展

国务院重磅推出《国家集成电路产业发展推进纲要》,旨在加速实现我国集成电路产业跨越式发展。而此前,作为国内骨干高科技企业,大唐电信也将其集成电路设计相关业务进行了整合,成立大唐半导体设计有限公司,联芯科技、大唐微电子等企业尽数收归旗下。     

集成电路设计业路途漫漫

我国集成电路设计企业的发展落后于集成电路制造企业的发展。随着电子产品技术的快速发展,集成电路的设计业取得了长足进步。全行业的经济效益提高的同时,问题和挑战依然存在。夯实基础才能迎接新一轮快速发展。     

设计就是设计：对集成电路设计的一些认识

基于对集成电路设计的重新认识，提出了“设计就是软件”的新概念，从美日半导体争夺战的技术背景，半导体产业结构的演变，半导体技术的物理基础及其未来发展等几个层次上讨论了设计的重要性，进一步阐述了“设计就是软件”这一新概念。通过对国内外半导体芯片设计业的对比，指出必须更新观念，树立芯片设计就是软件的理念，以促进我国集成电路设计业朝着创新的方向发展。     

Frequency tracing and mapping in theory and practice

Two new electron-beam testing methods — frequency tracing and mapping — have been developed, which permit the visualization of integrated-circuit interconnections carrying signals of given frequencies as well as the determination of unknown frequencies. By employing the heterodyne principle, a very high (500 MHz) upper limit of the signal-frequency range is attained. A pulsed electron beam generated by a beam-blanking system is used as measuring probe. The blanking frequency is displayed with respect to the sought-for signal frequency thus producing a low fixed intermediate frequency. The filtered and demodulated signals then controls the brightness of a CRT. So an image of the interconnection network carrying the sought-for frequency is obtained. By sweeping the blanking frequency a spectral analysis can be additionally effected and unknown frequencies can be measured. Due to a capacitive coupling effect, interconnections which are covered by isolating layers are easily visualized. Since these methods require no synchronization of the blanking frequency and the clock frequency of the IC, they are especially well suited for investigation of asynchronous circuits.     

CMOS集成电路设计教学及实验改革

本文分析了传统的CMOS集成电路设计课程教学和实验存在的不足,围绕集成电路设计技术发展前沿,提出将课堂讲授理论知识、验证性实验与课外参与实际项目相结合的教学模式。通过近几年的教学及实验改革,学生的IC设计理论和实践相结合的能力得到了显著提高。     

SOI技术的机遇和挑战

本文较为系统地描述了SOI技术的特点,分析了SOI技术中存在的问题和发展的潜力,最后得出了SOI技术将在特征尺寸小于0．1um,电源电压小于1V的新一代集成电路技术中得到了广泛应用。     

互连线和CMOS模型对性能影响的分析

在集成电路中,全局互连线的设计是关键.分析了互连线RC和RLC模型的不同特性;针对互连线与CMOS器件级联的电路进行分析.分析了集成电路中互连线和CMOS的模型对性能的影响,并给出了基于HSPICE软件的仿真结果.仿真结果表明,不同互连线和CMOS模型对系统传输特性有一定影响.     

电路中心值设计的一种改进方法

基于R.S.Soin和R.Spence(1980)提出的电路中心值设计的统计最优化方法,文中提出了一种改进的重心游移法。该方法系统地解决了成功点集为空集时的参数中心值设计问题。给出了两个改进策略和系统连接问题。以电路设计为例证明了该方法的可行性和实用性。     

Si-SiGe材料三维CMOS集成电路技术研究

根据SiGe材料的物理特性,提出了一种新有源层材料的三维CMOS集成电路.该三维CMOS集成电路前序有源层仍采用Si材料,制作nMOS器件;后序有源层则采用SiGe材料,以制作pMOS器件.这样,电路的本征性能将由Si nMOS决定.使用MEDICI软件对Si-SiGe材料三维CMOS器件及Si-SiGe三维CMOS反相器的电学特性分别进行了模拟分析.模拟结果表明,与Si-Si三维CMOS结构相比,文中提出的Si-SiGe材料三维CMOS集成电路结构具有明显的速度优势.     

集成电路布局规划技术

介绍了集成电路布局规划的重要性及其实现方法，提出了诸如外观比率调整的新新方法、电源及信号线设计和工艺兼容设计原则等观点，并逐一说明了布局规划中各个步骤所应遵循的法则及考虑要点。