一种应用于DC/DC转换器的自举电路设计

设计了一种适用于DC/DC转换器的自举升压电路.采用该电路可将功率PMOS管替换为NMOS管.在相同尺寸条件下,NMOS管具有较小的导通电阻,从而提高DC/DC转换器的效率.电路基于华宏NEC的0.35 μm BCD工艺,利用Cadence中的Spectre进行了验证.并给出了该自举电路的设计思想、电路的工作原理,以及自举电容最小值的计算.当电源电压降至1.4 V,电路仍能保持正常工作.当自举电容为10 nF,电源电压为5 V,工作频率可高达2 MHz.     

适于低电源电压应用的新型MOS自举采样开关

提出了一种适合低电源电压应用的新型MOS自举采样开关电路.通过“复制”自举电容和采样开关作为电荷损耗检测电路,并将检测出的电压降低值重新加到自举电容上,解决了传统MOS自举采样开关在低电源电压下工作时的电荷分享问题.基于0.18μm标准CMOS工艺,对电路进行了仿真.结果显示,在输入频率为60 MHz、峰-峰值为1V、采样频率为125 MHz时,与传统自举采样电路相比,新型自举采样电路采样开关管具有更低的导通电阻,无杂散动态范围( SFDR)提高了8dB,特别适合在低压高速A/D转换器中使用.     

基于高压BCD工艺的内集成自举电路

设计了一款基于高压BCD工艺的内集成MOS自举电路,将其应用于高压集成电路(HVIC)。对传统的内集成MOS自举电路进行改进,该改进版内置MOS自举电路集成升压控制模块,实现在HVIC通电后屏蔽HVIC输入信号,并通过集成的升压电路将自举电容电压充到预期值,解决了以往使用传统的内置MOS自举功能时,因充电速度慢、充电电压低所导致的触发HVIC欠压保护和电器频繁停机问题。基于SMIC 3μm BCD工艺对所设计的自举电路的HVIC进行流片验证。测试结果表明,升压电路将HVIC供电电压从15 V升高至16.4 V,自举电容电压可达到预期值,同时实现了替代外接自举二极管或通过SOI工艺内置自举二极管的自举功能。     

一种应用于高侧N型开关管的栅极驱动器

设计了一种易于集成、适用于驱动高侧N型开关管的栅极驱动器,该电路具有成本低、速度快、驱动能力强等特点,可以满足大尺寸高侧N型开关管的驱动需求。内置的、可持续工作的电荷泵能够驱动高侧N型开关管,使之恒定导通,解决了传统自举电路中低侧开关管不工作时高侧开关管输出电压不稳定的问题。该方案无需使用外置的自举电容,降低了栅极驱动器的使用成本和封装成本。采用0.18 μm BCD工艺进行设计,并成功流片。测试结果表明,该栅极驱动器可以驱动面积达0.5 mm²的高侧N型开关管,电路可靠性高。     

用于10位100 MS/s流水线A/D转换器的采样保持电路

设计了一个用于10位100 MHz采样频率的流水线A/D转换器的采样保持电路。选取了电容翻转结构;设计了全差分套筒式增益自举放大器,可以在不到5 ns内稳定在最终值的0.01%内;改进了栅压自举开关,减少了与输入信号相关的非线性失真,提高了线性度。采用TSMC 0.25μm CMOS工艺,2.5 V电源电压,对电路进行了仿真和性能验证,并给出仿真结果。所设计的采样保持电路满足100 MHz采样频率10位A/D转换器的性能要求。     

一种用于高速高精度A/D转换器的时钟自举电路

设计了一种双电容结构时钟自举电路,分析了电路工作原理,用Cadence Spectre仿真器和0.35μm CMOS PDK进行电路前仿真和后仿真.仿真结果表明,设计的双电容结构时钟自举电路能使采样电路线性度达到110dB以上,该电路已用于16位A/D转换器的设计并流片.经测试,采用该结构的16位A/D转换器的SFDR为96.25dB(FS),信噪比为76.45dB(FS).     

一种高性能14位采样保持电路

设计了一种应用于流水线型模数转换器的14位100 MHz采样保持电路,并在电路设计中,提出了一种改进型的栅压自举采样开关电路。在不增加电路复杂性的情况下,栅压自举采样开关电路可以有效地增加采样开关管的开启时间和关断时间,以及电路的可靠性。采样保持电路采用电容翻转式结构,以及采用增益提高的全差分折叠式共源共栅跨导放大器来实现。采用SMIC 1.8 V/3.3 V 0.18 μm 1P6M CMOS工艺对电路进行设计与仿真。仿真结果显示,在10.009765 MHz输入信号,100 MHz工作频率下,输出信号的无杂散动态范围(SFDR)为95.9 dB,与传统自举开关相比,提高了16.3 dB。     

一种用于Pipeline ADC的高线性度栅压自举开关

在流水线模数转换器(Pipeline ADC)电路中,栅压自举开关中的非线性电容会对开关管的导通电阻产生直接的影响,导致采样非线性。设计了一种三路径的高线性度栅压自举开关,采用三个自举电容,分别构成两条主路径和一条辅助路径,使得输入信号在通过两条主路径传输到开关管栅端时加快栅端电压的建立,同时利用辅助路径驱动非线性电容,减少电路中非线性电容对采样电路线性度的影响,从而增强信号驱动能力,提高整体电路的精度。本文设计的栅压自举开关应用于14 bit 500 MHz流水线ADC的采样保持电路中。采用TSMC 28 nm CMOS工艺进行电路设计。仿真结果表明,在输入频率为249 MHz,采样频率为500 MHz的条件下,该栅压自举开关的信噪比(SNDR)达到92.85 dB,无杂散动态范围(SFDR)达到110.98 dB。     

一种用于10位100 MSPS流水线A/D转换器的CMOS线性采样开关

分析了影响CMOS模拟开关性能的主要因素，针对10位100 MHz采样频率A／D转换器对输入信号动态特性的要求，设计了一种适合在3．3V电源电压下工作的CMOS全差分自举开关采样电路。基于0．35μm标准CMOS数模混合工艺，在Cadence环境下采用Hspice对电路进行了模拟。模拟结果显示，其无杂散动态范围达到95 dB，满足了A／D转换器采样保持电路对输入信号高动态范围的要求，也保证了电路的可靠性。     

一种全差分增益自举运算放大器的设计

设计实现了一种具有高增益大带宽的全差分增益自举运算放大器,适用于高速高精度流水线模数转换器采保电路的应用.增益自举放大器的主放大器和子放大器均采用折叠共源共栅式全差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压.该放大器工作在3.0 V电源电压下,单端负载为2pF,采用0.18Wn CMOS工艺库对电路进行仿真,结果显示该放大器的直流增益可达到112dB,单位增益带宽为1.17GHz.