10Gb/s自适应均衡器设计

提出了一种改进型的自适应均衡器结构,通过在自适应环路中引入频谱均衡技术,分离出随机性二进制数据中的高频与低频分量,并将二者之间的平均功率进行比较,产生表征信道衰减程度的电压信号,据此调整高频增益的大小.本次设计采用SMIC 0.13μm标准CMOS工艺,在1.2V电源电压下,能够对长度达80cm的FR4基板传输线进行有效的补偿,从而完成对10Gb/s随机性二进制数据的最优均衡.     

基于65nm工艺的双模自适应连续时间线性均衡器设计

描述了一种双模自适应连续时间线性均衡器(CTLE)的结构和电路设计。提出了一种结合HF-Boost、DC-Degeneration模式的双模CTLE,在5 Gb/s数据速率下提供最大的14 dB信道损耗补偿能力。该CTLE能够手动调节,也能进行基于二维眼图监视器算法的完全自适应调节。给出了均衡器电路的晶体管级设计和自适应算法引擎的模块级设计,并给出了仿真和测试结果。芯片采用65 nm高性能CMOS工艺制作,低剖面四边形平面封装。     

一种高速信号的可编程有源连续时间均衡器的设计

介绍了一种基于0.18μm标准CMOS工艺实现的,用于均衡1.25 Gb/s高速信号的可编程有源连续时间均衡器。通过外部可编程逻辑器件输出的控制信号,控制该均衡器的输入信号Ctrl,从而改变其高频增益提升系数,最大可以实现长达40英寸(1 000 mm)的FR-4背板传输线衰减后的接收信号的均衡。该均衡器的电路主要由R-C电阻电容衰减差分放大器和MCML输出缓冲级组成,其中R-C放大器完成输入信号的高频增益提升,MCML缓冲级完成输出信号的整形并提供一定的增益。该均衡器的工作电压为1.8 V,在输入信号速率为1.25 Gb/s时,总的工作电流为1.6 mA。     

一种适用于严重衰减串行链路的3.3 Gbit/s模拟均衡器

介绍了一种用于严重损耗串行链路的连续时间线性均衡器(CTLE)。为了解决传统均衡器存在的过均衡和欠均衡问题,提出了一种低频增益线性可调的改进结构,实现了对不同衰减信道的增益补偿。该结构主要包括均衡滤波模块和直流失调消除模块。均衡滤波模块采用均衡单元串联的结构,提高了对信号高频成分的补偿能力。直流失调消除模块用来消除芯片制造过程中因失配而产生的直流偏移。电路采用TSMC 0.18μm CMOS工艺设计,总面积为1.2 mm×0.65 mm。测试结果表明,当速率为3.3 Gbit/s的数据通过损耗为18.8 dB的信道时,均衡器工作正常。在1.8 V的供电电压下,芯片整体功耗为124.2 mW。     

一个用于高速SerDes的基于0.18um CMOS工艺的6.25Gb/s均衡器

本文介绍了一种基于0.18mm CMOS工艺,适用于高速背板传输的6.25Gb/s均衡器。该均衡器由1抽头前馈均衡器(FFE)和2抽头判决反馈均衡器(DFE)组成,能够消除前向码间干扰和后向码间干扰。FFE中的延迟线采用了有源电感峰化技术,不仅增加了带宽,也节省了面积。基于CML的加法器,触发器和选择器的使用则提高了DFE的速度。测试结果表明,对于经过衰减达22dB的30英寸信道的6.25Gb/s数据,该均衡器能够很好地进行均衡。1.8V的电源电压下的功耗为55.8mW,包括焊盘在内的整个芯片面积为0.3*0.5 mm₂。     

一种用于背板传输的6.25 Gbps均衡和预加重电路设计

利用0.35μm SiGe BICMOS工艺,设计了一种接收均衡和发送预加重电路。均衡部分采用2级级联的连续时间线性均衡器,补偿由于传输通道损耗带入的信号高频分量衰减。预加重部分采用了一种新型的开关电容式,电流注入结构进行比特位预加重,对高频信号进行预补偿,以降低由于信道衰减造成的ISI。测试结果显示该电路速率范围可达DC~6.25Gbps,均衡器最大可补偿-14dB@3.125GHz的信号衰减,驱动器输出预加重比例为6dB。     

最小二乘法自适应均衡滤波研究

均衡技术是对码间干扰进行适当处理,以补偿信道畸变的技术.通常把采用均衡技术来补偿码间干扰的处理器称为均衡器[1].设计了一种采用递归最小二乘的自适应算法的均衡滤波器,仿真结果显示均衡器可以降低码间干扰,降低误码率.     

一种新的群时延自适应均衡算法

为了补偿无线信道群时延特性所带来的影响,基于盲均衡器结构提出了一种优化的自适应均衡算法.该算法是基于最小均方误差准则的变步长LMS算法,通过自适应调节判决反馈均衡器两组横向滤波器的抽头系数,实现对信道群时延的自适应补偿.通过对16-QAM信号的仿真结果表明,新算法能够对有效补偿信道群时延带来的影响,并且明显降低系统的误码率.     

一种基于频谱平衡的双环自适应CTLE

设计了一种速率达10 Gbit/s的基于频谱平衡的自适应CTLE。采用电感并联峰化技术和源极退化技术来提高线性均衡器的带宽和增益。通过有源混合滤波器同时调整低频部分和高频部分的截止频率,拓展基于频谱平衡自适应CTLE的速率范围。同时,采用直流失调抵消环路(DCOC)来减少失配误差。基于TSMC 0.18 μm CMOS工艺进行仿真。仿真结果表明,10 Gbit/s PRBS7信号经过Nyquist频率处损耗达15.451 dB的45.72 cm FR4背板传输,再经均衡器均衡后,眼图张开度达到0.5 UI。     

一种面向112 Gb/s PAM4接收机的自适应均衡设计方案

提出了一种适用于超短距离（Very Short Reach,VSR）信道、面向112 Gb/s PAM4 (Pulse Amplitude Modulation 4)接收机的自适应均衡设计方案。在该方案中,接收机前端利用3个连续时间线性均衡器（Continuous Time Linear Equalizer,CTLE）对信号分别在高频、中频和低频进行补偿,可变增益放大器（Variable Gain Amplifier,VGA）和饱和放大器（Saturation Amplifier,SatAmp）则用于对信号幅值的缩放。除了3个数据采样器外,引入4个辅助采样器用于进一步改善阈值自适应算法性能。同时,采用符号最小均方算法,利用接收端数据采样器和辅助采样器之间的偏移推动辅助参考电压收敛到信号星座电平,从而确保PAM4接收信号的眼图在垂直方向上3个眼睛具有相等的间隔和恒定的信噪比（Signal瞭o睳oise Ratio,SNR）。仿真结果表明,所提出的112 Gb/s PAM4接收机能够在损耗为15 dB的信道上实现小于10-12的误码率,并且具有良好的眼图性能,其最差眼高为75 mV,眼宽为0.34 UI (Unit Interval),与传统方案相比具有显著的性能提升。     

激光通信系统的波特间隔均衡器设计

当前应用的均衡器，主要采用单一的盲自适应算法实现信道均衡处理，容易出现误差扩散的现象，导致均衡器误码率较高。因此，针对激光通信系统，设计一种新的波特间隔均衡器。根据激光通信系统的接收端接收信号模型、干扰模型，定义激光通信系统信道模型。基于信道均衡要求，设计由前滤波器、反馈滤波器两个主要部分组成的多阶滤波器，作为波特间隔均衡器的基础结构。通过设置MSE切换门限联动LMS算法和CMA算法，形成自适应混合均衡算法，确保均衡器具有优越的信道均衡处理性能。最后，在FPGA上实现波特间隔均衡器。实验结果显示：应用所设计均衡器后，激光通信系统的最小误码率降低至10^-4,达到了提升激光通信质量的目的。     

一种 65纳米 CMOS 10–20 Gb/s PAM2-4接收和发送端

本文提出了65纳米CMOS工艺下的一种 10Gb/s PAM2, 20Gb/s PAM4高速低功耗的有线电互连发送和接收端。发送端面积为430μm × 240μm,功耗为 50.56mW。通过集成可编程的 5阶预加重均衡器,发送端可以在宽范围区间内补偿各种不同的信道损失,并且针对信道特点的不同采用相应的发送电压幅度从而降低信号发送功耗。接收端均衡器面积为146μm × 186μm,功耗为5.3mW。     

一种低功耗高精确度SERDES发送机

介绍了一款高速串行接口发送机芯片。均衡器采用多抽头前馈均衡结构,且各阶均衡系数均可调,增大了均衡调谐范围,提高了均衡精确度;驱动器采用H树型电流模结构,提高了电流利用率,降低了功耗。设计采用TSMC 55 nm CMOS工艺,电源电压为1 V,输出数据率范围为550 Mb/s~6.25 Gb/s。在最高工作速率6.25 Gb/s下,发送机整体功耗约20 mW,结果表明发送机均衡精确度较高,功耗较低。     

一种新型6.25 Gb/s CTLE均衡器的设计

为了改善传统CTLE均衡器的均衡能力较低、使用大电容造成版图面积较大等缺点,设计了一款采用多级并联反馈网络的新型CTLE均衡器。该均衡器可用于高速串行通信,其频率补偿点以及补偿强度可调,能正确传输不同数据率的串行信号。基于SMIC 40 nm CMOS工艺对电路进行设计,仿真结果显示,在6.25 Gb/s的最大数据率下,最大补偿能力为13.8 dB,平均功耗为0.7 mW,版图尺寸为14.3 μm×13 μm。     

16×10.7 Gb/s 1 600 km普通单模光纤环路传输研究

利用双折射光纤环设计了可调功率均衡滤波器,实现了16路16×10.7 Gb/s NRZ码、超过1 600 km常规单模光纤(SMF)的系统传输及性能测试,信道误码率均小于3×10-5(FEC纠错前).数值仿真并实验研究了对单环长度240 km、损耗超过80 dB的环路16路10.7 Gb/s波分复用(WDM)系统传输的优化.传输7圈后,功率均衡器降低了信道功率不平坦度超过5 dBm.     

基于系数可调FFE的10 Gb/s发送端的设计

采用SMIC 40 nm CMOS工艺,设计了一种工作在10 Gb/s的SerDes高速串行接口发送端电路,并创新性地提出了一种系数可调的FFE结构,使电路能适用于不同衰减的信道。电路主要模块为复接器、3阶FFE均衡器。复接器采用经典半速率结构,使用数字模块搭建,降低了功耗,并通过设计使采样时钟位于输入的最佳采样点,抑制了毛刺的产生。FFE均衡器采用结构简单的TSPC类型D触发器、低功耗的选择器和系数可调节抽头加法电路,使信号达到均衡效果,补偿信道的衰减。仿真结果显示,电路稳定工作于10 Gb/s,在1.1 V电源电压下功耗仅为30 mW。     

一个用于背板通信的24Gb/s高速自适应组合均衡器

本文介绍了应用于背板通信系统中均衡器的设计与实现.该均衡器采用连续时间线性均衡器（Continuous Time Linear Equalizer,CTLE）和2抽头判决反馈均衡器（Decision Feedback Equalizer,DFE）的组合结构来消除信道码间干扰中的前标分量和后标分量.在设计中,CTLE采用双路均衡器结构补偿信道不同频率的损耗,减小了电路的面积和功耗;DFE采用半速率预处理结构来缓解传统DFE结构中关键反馈路径的时序限制,并采用模拟最小均方（Least Mean Square,LMS）算法电路控制DFE系数的自适应.电路采用IBM 0.13μm BiCMOS工艺设计并实现,测试结果表明对于经过18英寸背板后眼图完全闭合的24Gb/s的信号,均衡后的眼图水平张开度达到了0.81UI.整个均衡器芯片包括焊盘在内的芯片面积为0.78×0.8mm²,在3.3V的电源电压下,功耗为624mW.     

基于CSPI传输协议的自适应均衡器设计

为了解决高速传输速率下信号在信道传输中遇到的衰减问题,本文介绍一种工作在1.5 GHz下,使用误差反馈的Rx(Receiver)端自适应均衡器设计.为缩短收敛时间,应用了基于离散信号处理的均衡器.二进制随机序列(PRBS)作为训练数据,首先进入均衡滤波器以获得高频增益补偿,然后在采样分割单元被采样并获得陡峭的上升下降特...     

基于Simulink的NLMS弥散信道均衡滤波器的参数优选方法

为了克服弥散信道的影响,改善通信质量,提高传输数据速率,近年来出现了多种解决方案,其中最有效的方法就是采用NLMS算法的自适应信道均衡技术.设计NLMS算法的自适应信道均衡器的关键就是寻找一组最佳的自适应滤波器的长度L和步长因子,使系统误码率最低.基于此,本文提出了一种能有效搜索均衡滤波器参数的方法,并构建了该方法的Simulink仿真平台.通过仿真,搜索寻找到了系统误码性能最佳条件下自适应滤波器的长度和步长,同时分析了自适应均衡器的性能,仿真结果证明了其有效性.该平台为最优自适应弥散信道均衡滤波器的设计提供了一个很好的平台,具有很高的实用价值.     

一种多级可调的改进型CTLE均衡电路

针对高速串行链路中信号频率补偿的过均衡及欠均衡问题，基于TSMC 0.11μm CMOS工艺设计了一种增益带宽可调的改进型均衡器电路。该均衡器采用以有源电感为负载的二级放大器结构，有效补偿高频损耗的同时，减小了面积和功耗，并与三级Boost电路进行级联，实现对不同衰减信道的补偿，提高数据的完整性以及后级采样的准确性，进一步改善了均衡效果。仿真实验结果表明，所设计的线性均衡器低频增益在6.26～24.2 dB范围内8级可调，1.5～2 GHz内高频增益在28.9～40.2 dB范围内32级可调，电路整体版图面积仅为463μm×230μm。