一种电流舵结构大范围连续可变增益LNA

设计了一款应用于4G(TD-LTE)的可变增益低噪声放大器(VGLNA)。输入级采用共栅极跨导增强结构,实现了电路的输入阻抗匹配,并且加入共栅极噪声抵消电路,降低了电路的噪声系数;第2级采用改进型电流舵结构,实现了电路的增益大范围连续可变;输出级采用源跟随器,实现了良好的输出阻抗匹配。基于TSMC 0.18 μm CMOS工艺,利用安捷伦射频集成电路设计工具ADS2009进行仿真验证。结果表明:在1.88~2.65 GHz频段内,该LNA在2.7~39.3 dB增益范围内连续可变,且输入端口反射系数S₁₁小于－10 dB,输出端口反射系数S₂₂小于－20 dB,最小噪声系数NF为2.6 dB,最大3阶交调点IIP3达到2.7 dBm。     

3~10 GHz平坦增益超宽带CMOS LNA设计

提出了一种基于共源共栅及电阻并联反馈结构的超宽带低噪声放大器(LNA)。在3～10 GHz的工作频段范围内,采用电阻并联反馈和π型匹配网络结构,实现宽带输入匹配,并有效减小整个电路的噪声系数。利用共源共栅输出漏极的并联峰化技术,实现平坦的高频增益及噪声的有效抑制。采用源极电感(L_s)负反馈及晶体管M₃构成的源极跟随器,提高电路的线性度和输出匹配。基于TSMC 0.18 μm RFCMOS工艺库,采用Cadence Spectre RF,对LNA原理图和版图进行仿真。仿真结果显示,该LNA的S₁₁和S₂₂均小于-10 dB,S₁₂小于-32 dB,S₂₁为11.38±0.36 dB,噪声系数为3.37±0.2 dB,P1dB和IIP3分别为-9.41 dBm和-2.7 dBm。设计的LNA在带宽内具有良好的输入输出匹配、较好的反向隔离度及线性度、高且平坦的增益和低且平坦的噪声系数。     

一种低功耗双频段低噪声放大器

基于TSMC 0.18 μm CMOS工艺,设计并实现了一种双频段低噪声放大器(DB-LNA)。在输入级中,采用了2个LC并联谐振网络串联结构,结合PMOS管的源极负反馈电感,实现了DB-LNA在双频段的输入阻抗匹配。在放大级中,采用CMOS互补共源放大结构和电流复用技术,在提高系统增益的同时,实现了DB-LNA的低功耗。在输出级中,采用NMOS晶体管作电流源的源跟随器,对信号电压进行缓冲,实现了输出阻抗匹配。利用ADS进行仿真验证,结果表明,该低噪声放大器在1.9 GHz和2.4 GHz 2个工作频段下,其增益(S₂₁)分别为26.69 dB和20.12 dB;输入回波损耗(S₁₁)分别为-15.45 dB和-15.38 dB;输出回波损耗(S₂₂)分别为-16.73 dB和-20.63 dB;噪声系数(NF)分别为2.02 dB和1.77 dB;在3.5 V的工作电压下,静态功耗仅有9.24 mW。     

一种W波段SiGe BiCMOS平衡式功率放大器

基于0.13 μm SiGe BiCMOS工艺,设计了一种W波段平衡式功率放大器。采用了由两个单级放大器和两个3 dB差分正交耦合器组成的全差分结构。采用变压器匹配网络,实现了良好的输入与输出匹配性能。利用三维电磁场仿真软件进行了电磁仿真。仿真结果表明,在90~100 GHz频段内,输入与输出的匹配良好,输入反射系数S₁₁小于-17 dB,输出反射系数S₂₂小于-14 dB。在94 GHz频率处,小信号增益为6.1 dB,输出1 dB压缩点功率为10.2 dBm。芯片尺寸为1.22 mm × 1.42 mm。该功率放大器适用于通信、雷达、成像等领域。     

一种具有噪声抵消结构的无电感VHF宽带LNA

基于0.18 μm CMOS工艺,设计了一种应用于VHF频段直接射频采样接收机的低噪声放大器。为解决在VHF频段使用电感而造成的面积大、难集成等问题,采用无电感结构设计,使电路具备单端输入、双端输出的功能;为减少噪声,采用共源共栅负反馈噪声抵消结构。后仿真结果表明,在30~300 MHz频带内,整体电路的输入匹配参数S₁₁小于-15 dB,输出匹配参数S₂₂小于-12.6 dB,增益范围为25.22~25.39 dB,噪声系数小于1.927 dB。版图尺寸为204 μm×365 μm。     

基于SiGe BiCMOS工艺的90~100 GHz单刀双掷开关

采用0.13 μm SiGe BiCMOS工艺,设计了一种频带为90~100 GHz的差分单刀双掷开关。首先对比分析了并联MOS管与串联MOS管,根据隔离度与损耗性能选择了并联结构。其次采用差分螺旋电感进行匹配,将双端口电感网络等效为变压器模型,显著抑制了共模信号。采用平面三维电磁仿真软件进行联合仿真。结果表明,在中心频点处,差模插入损耗为-4.1 dB,共模插入损耗为-7.4 dB,隔离度大于-22 dB,输入反射系数S₁₁<-12 dB,输出反射系数S₂₂<-10 dB。芯片尺寸为570 μm×140 μm。     

用于UHF RFID接收机的双模低噪声放大器的设计

采用标准0.18 μm CMOS工艺,设计了一种应用于UHF RFID接收机的双模低噪声放大器,用以满足侦听模式和阅读模式对接收机的不同需求。该低噪声放大器通过一种开关可控双模偏置电路,使其在高增益与高线性度两种模式间进行自由切换;运用复制型偏置技术,抑制了PVT变化对电路的影响;采用共模反馈技术和交叉耦合电容技术,改善了电路的线性度和噪声性能。仿真结果表明,在PVT变化的情况下,高增益模式时,放大器的增益(S₂₁)达到11 dB,输入匹配(S₁₁)为-16.1 dB,噪声系数(NF)为2.75 dB,P1dB为-11.2 dBm;高线性度模式时,增益(S₂₁)达到4.2 dB,输入匹配(S₁₁)为-16.9 dB,噪声系数(NF)为3.52 dB,P1dB为0.35 dBm。     

射频CMOS低噪声放大器输入匹配网络的研究与设计

本文对低功耗射频CMOS低噪声放大器的输入匹配网络进行了研究。采用台积电TSMC0.18μmCMOS工艺模型,通过ADS电路仿真软件对设计的低噪声放大器电路进行了优化设计和仿真,仿真结果表明在2.4GHz中心工作频率下,该低噪声放大器满足射频接收机的系统要求,它的噪声系数NF约为2.57dB,增益S21约为16.2dB,输入反射系数S11约为-13.3dB,输出反射系数S22约为-21.9dB。电路的输入匹配和输出匹配情况良好。     

一种0.13 μm SOI CMOS 2.4/5.5 GHz双频段LNA

基于Tower Jazz 0.13 μm SOI CMOS工艺,提出了一种应用于无线局域网的2.4/5.5 GHz双频段低噪声放大器(LNA)。该双频段LNA基于带源极电感的共源共栅结构,在放大管栅极与共源共栅管漏极之间增加负反馈电容,以改善5.5 GHz频段的阻抗匹配。工作频段的切换通过开关控制的电感电容匹配网络实现。SOI射频开关通过增加MOS管尺寸来减小导通时的插入损耗,并且保持较低的关断电容,使开关的引入对LNA性能的影响最小化。Cadence后仿真结果表明,在2.4 GHz频段范围内,S₂₁为10.3~10.7 dB,NF为2.1 ~2.2 dB,IIP3为5 dBm;在5.5 GHz频段范围内,S₂₁为9.7 ~11.8 dB,NF为2.4~2.9 dB,IIP3为14 dBm。     

有源电感复用型2.4 GHz/5.2 GHz双频段LNA

采用可调谐有源电感复用结构,设计了一款用于3G TD-SCDMA和WLAN的2.4 GHz/5.2 GHz双频段低噪声放大器(DB-LNA)。2.4 GHz频段电路采用折叠共源共栅(FC)结构,5.2 GHz频段电路采用共栅(CG)结构。FC和CG结构均采用可调谐有源电感,通过调谐有源电感的等效阻抗,优化匹配到源阻抗。基于TSMC 0.18 μm CMOS工艺,实现了有源电感复用型DB-LNA。ADS仿真结果表明,频率为2.4 GHz时,S₂₁=35 dB,NF=4.42～4.59 dB,IIP3=0 dBm,P-1dB=-14 dBm;频率为5.2 GHz时,S₂₁=34 dB,NF=2.74～2.75 dB,IIP3=-5 dBm,P-1dB=-9 dBm。