基于小波变换和快速傅立叶变换的电网谐波分析

谐波分析是谐波治理和研究谐波问题的基础。文中介绍了一种将小波变换和快速傅立叶变换结合起来的谐波分析方法,给出了电能质量信号突变点的确定公式,并对三相全控桥式整流电路产生的谐波电流进行仿真分析,得出了采用这种方法能够分别检测出扰动信号的起止时刻,也能够分析各次谐波的幅值和相角的结论。     

快速傅立叶变换算法概述

快速傅立叶变换(FFT)属于数字信号处理中最基础的运算,已广泛应用于通讯、医学电子学、雷达和射电天文学等领域。本文对FFT的主要算法作了概述,并对其特性和运算工作量进行了分析和对比,期望对快速傅立叶变换算法有一个清晰的认识。     

快速傅立叶变换算法概述

快速傅立叶变换（FFT）属于数字信号处理中最基础的运算,已广泛应用于通讯、医学电子学、雷达或无线电天文学等领域。对FFT的主要算法进行了概述 ,并对其特性和运算工作量进行了分析和对比,期望对快速傅立叶变换算法有一个清晰的认识。     

用FPGA实现快速傅立叶变换

介绍了一种基于FPGA的FFT算法的实现方法。用VHDL语言完成系统设计描述，经过编译、综合和下载，给出了仿真测试的结果。在FPGA芯片上运行的兀叩算法具有速度快和抗干扰能力强的硬件实现的优点；用VHDL语言实现的基于FPGA的FFT算法具有很好的可移植性，可以重复使用，从而大大提高了设计效率。     

基于DSP的电网谐波检测系统研究

分析研究了在电力系统测控中应用数字信号处理器的优势,并且设计了以DSP处理器TMS320F2812为核心的电网谐波检测分析系统.通过多路同步采集将电网电量数据输入系统,在处理器中完成数据倒序处理和快速傅立叶变换等相关的运算处理工作,可以得到各次谐波含量.     

基于快速傅立叶变换的ADC动态性能评价

为了评价ADC采集的动态性能,比较了常见的ADC动态性能的分析方法,给出了ADC主要动态性能指标,提供了以数据采样模块为评价系统的设计方案。采用快速傅立叶变换对ADC采集数据进行时频转换,重点分析了数据频域特性,讨论了快速傅立叶变换后对动态性能的影响因素,同时提供数据采集电路设计关键技术,结合评价系统给出定量的测试结果并进行分析,验证方法的有效性。     

小波变换与傅立叶变换相结合的信号实例分析

文章采用离散小波变换与快速傅立叶变换相结合的方法,先对原始信号进行小波分解,再对各子带信号做快速傅立叶变换,从而得到各子带上时间信号的频谱。计算机仿真的实例分析表明,该方法将小波变换和傅立叶变换的优点结合了起来。     

基于ATT7022D和DSP的电力谐波分析仪设计

该文提出了一种新型电力谐波分析仪,该谐波分析仪硬件上主要采用电能计量芯片ATT7022D和DSP芯片TMS320C5509A,软件设计包括数据采集,基于FFT的谐波分析算法及数据传输。利用ATT7022D新增的ADC缓冲功能将原始采样数据送DSP进行进一步的谐波分析,并针对普通FFT算法产生的频谱泄漏和栅栏效应,采用加窗插值的算法进行了修正。     

一种异步快速傅立叶变换处理器设计

针对一种异步实现结构的异步快速傅立叶变换处理器,给出了处理器中异步加法器的电路和异步乘法器的结构．该异步快速傅立叶变换处理器采用本地的握手信号代替了传统的整体时钟．通过对一个8点的异步快速傅立叶变换处理器电路仿真,得到该处理器的平均响应时间为31．15ns,仅为最差响应时间42．85ns的72．7％．由此可见,异步快速傅立叶变换处理器在性能方面较同步处理器存在优势。     

射频集成电感器的快速傅立叶变换模拟及制备

应用磁像法和快速傅立叶变换（FFT）法对单片微波集成电路（MMIC）的薄膜平面射频集成电感器进行了电磁学模拟，并把模拟结果和有限元法（FEM）模拟的结果进行了比较。根据模拟结果，对薄膜平面射频集成电感器结构参数和加工参数进行了优化，改进了薄膜平面频集成电感器的工艺方案。最后结合薄膜平面射频集成电感器薄膜的高频损耗分析，讨论了平面薄膜集成电感器薄膜微细加工技术。     

An efficient pipelined architecture for real-valued Fast Fourier Transform

Real-valued Fast Fourier Transform (FFT) plays an important role in today’s digital world because of the fact that most of the signals contain real values. The FFT computation of real signals using conventional techniques requires more hardware space with high power consumption, which is the most important task for a researcher while designing VLSI architectures. This can be eradicated by clearly analysing the symmetric property of the real-valued signals. In this paper, we have adopted the symmetric property and designed an efficient pipelined architecture for 16-point DIF FFT. The pipeline scheme reduce the processing time at the cost of some registers and in order to contribute efficiently for power reduction we have modified the complex multiplier with reduced internal real multipliers which are in turn replaced by an modified canonic signed digit multiplier (CSDM) with resource-sharing technique. The complete module is synthesised and simulated using Xilinx ISE 14.1 with the target device is Virtex-5 xc5vlx110T. The experimental results verify that our implemented design is more efficient in terms of speed, area and power when comparing with similar works.     

基于浮点DSP的快速傅里叶变换实现

论述了采用浮点数字信号处理(DSP)芯片TMS320VC33实现快速傅里叶变换(FFT)。分别采用了C语言和汇编语言实现FFT算法。实验结果验证了汇编语言比C语言更适合实现复杂算法,也验证了实现算法的正确性,表明了利用DSP控制器特有的反序间接寻址FFT的实现是很方便的,且实时性非常好。     

超高速全并行快速傅里叶变换器

设计和实现超高速快速傅里叶变换器(FFT)在雷达与未来无线通信等系统中具有重要意义。该文提出首个全并行架构的FFT处理器,其避免了复杂的路由寻址以及数据访问冲突等问题,基于较大基进行分解降低运算复杂度。由于旋转因子已知和固定,大量的乘法转化为了定系数乘法。同时由于采用了串行的计算单元,在达到全并行结构的高速度同时硬件复杂度相对较低;所有的硬件计算单元处于满载的条件,其硬件效率能达到100%。根据实际的实现结果,所提出的512点FFT处理器结构能够达到5.97倍速度面积比的提升,同时硬件开销仅占用了Xilinx V7-980t FPGA 30%的查找表资源与9%的寄存器资源。     

基于快速傅里叶变换的局部分块视觉跟踪算法

针对视觉跟踪中目标表观变化、局部遮挡、背景干扰等问题,该文提出一种基于快速傅里叶变换的局部分块视觉跟踪算法。通过建立目标分块核岭回归模型并构建循环结构矩阵进行分块穷搜索来提高跟踪精度,利用快速傅里叶变换将时域运算变换到频域运算提高跟踪效率。首先,在包含目标的初始跟踪区域建立目标分块核岭回归模型;然后,提出通过构造循环结构矩阵进行分块穷搜索,并构建目标分块在相邻帧位置关系模型;最后,利用位置关系模型精确估计目标位置并进行分块模型更新。实验结果表明,该文算法不仅对目标表观变化、局部遮挡以及背景干扰等问题的适应能力有所增强,而且跟踪实时性较好。     

An Area-Efficient Design of Variable-Length Fast Fourier Transform Processor

Fast Fourier transform (FFT) plays an important role in the orthogonal frequency division multiplexing (OFDM) communication systems. In this paper, we propose an area-efficient design of variable-length FFT processor which can perform various FFT lengths of 512/1,024/2,048/4,096/8,192 points used in OFDM-based communication systems, such as digital audio broadcasting (DAB), digital video broadcasting-terrestrial (DVB-T) and digital video broadcasting-handheld (DVB-H). To reduce computational complexity and chip area, we develop a new variable-length FFT architecture by devising a mixed-radix algorithm that consist of radix-2, radix-2² and radix-2/4/8 algorithms and optimizing the realization by substructure sharing. Based on this architecture, an area-efficient design of variable-length FFT processor is presented. By synthesized using the UMC 0.18 μm process, the area of the processor is 2.9 mm² and the 8,192-point FFT can be performed correctly up to 50 MHz with power consumption 823 mW under a 1.8 V supply voltage.

快速傅里叶变换深能级瞬态谱测试系统

提出了一套快速傅里叶变换深能级瞬态谱（FFT-DLTS）测试系统,分析了该系统的硬件构成和软件流程,并给出了一个实例分析。最后,将FFT-DLTS与常规DLTS作了对比。