一种基于RICE算法的遥感图像数据的实时无损压缩与解压缩算法的研究及FPGA实现

提出了一种应用于遥感图像数据无损压缩的算法.该算法改进了CCSDS(美国空间数据系统咨询委员会)推荐的RICE算法,并结合DPCM和差值映射预测编码,应用于卫星遥感图像的无损数据压缩,取得了很好的压缩效果,平均压缩率在1.6以上,由于设计目标是输入数据速率为16M/bps,输出数据速率为10M/bps,故该压缩率保证了实时处理的可行性.在软件(VC)实现的基础上,以现场可编程逻辑阵列(FPGA)物理实现,进行压缩卡与解压缩卡的系统研制.     

一种实现高性能TCM的卷积编码器结构

本文提出了一种用于网格编码调制(TCM)技术的卷积编码器结构,并在三种不同的信号分配约束条件下对具有最大自由欧几里德距离的TCM码进行了搜索,结果表明:当状态数目较少时,Ungerboeck建议的规则是获得好码的前提条件,当状态增多时,可能存在有其它的信号分配形式达到最好的性能。     

基于运动补偿和帧内编码实现视频图像的无损压缩

小波变换以其高效率和可控性广泛应用于图像压缩编码，但在对视尖图像的压缩编码中不可避免地存在一些“宏块”，这些“宏块”需要帧内编码，以消除时间相关性，本文结合实例，提出实用的图像压缩编码方案。     

一种输出格式可控的多码率LDPC编码器实现

针对我国数字电视地面广播标准(DTMB标准)中多码率LDPC码与多符号映射方式相配合的特点,使用Verilog硬件描述语言设计一种LDPC编码器.该编码器不仅同时支持三种码率LDPC码,而且可以依照标准中采用的五种不同的符号映射方式,选择最佳的码流输出格式,提高了编码器的通用性.最后在Xilinx的XC4VSX35 FPGA芯片上实现该编码器,其测试结果表明该编码器完全可以应用在DTMB发射机中.     

基于轮内流水线技术的高性能AES硬件实现设计

为了提升AES的性能,本文采用轮内流水线技术进行AES硬件设计。在对AES轮单元复杂的字节代换/逆字节代换、列变换/逆列变换进行了算法分析的基础上,进行了AES轮单元的轮内7级流水线设计。特别是采用常数矩阵乘积形式和复用列变换进行了逆列变换设计,降低了硬件资源的占用。采用Xilinx ISE10.1工具进行了各个型号FPGA的硬件实现,实验数据表明文中提出的硬件实现方案提升了AES的数据吞吐率与吞吐率/面积比。     

基于Zynq的智能相机图像处理流水线程序优化与实现

智能相机集视频图像采集、处理、分析、传输等功能于一体,高性能、低功耗、小型化等特点使其在不同行业有着广泛的应用前景.为实现智能相机系统处理框架,并在此基础上节约软硬件资源消耗,使用统一编译器加速编译过程,降低设计成本达到实际生产环境需求.选用内部集成了ARM+FPGA体系结构的Zynq芯片,基于软硬协同设计思想完成图像处理系统平台搭建.系统平台在原有Xilinx参考设计基础上实现了编译结构优化、图像处理函数框架设计、显示模式优化,满足了各项设计需求.实验结果表明,系统有着易于后期开发、成本降低、便于针对特定应用定制等优势,具有较高的工程应用参考价值.     

神经网络预测编码器的设计及应用

首先介绍了BP网络结构及其算法,在此基础上利用BP神经网络设计用于自然Bayer格式图像预测编码的预测器,从而达到JEPG-LS压缩自然灰度图像的效果。     

制卡流水线中热转印技术探究

在通常情况下,热转印主要是指通过加热打印头是与其紧密接触的介质融化、升华或者是介质受热而完成图像、文字输出的一种技术。经过多年的发展,热转印技术不断成熟,如今已成为制卡行业不可或缺的一部分。目前,热转印技术在工业生产中正朝着高速化、精确化、智能化的方向发展,机械结构越来越精密,打印效果不断改善。本文将介绍一种在实际生产中广泛应用的热转印技术。     

基于FPGA的立体视觉匹配的高性能实现

立体视觉系统在3维场景信息感知中起着重要的作用。其中立体匹配算法的运算复杂度较高,实时处理需要硬件实现匹配运算。但在现有的不多实现中,性能要求和硬件资源的矛盾突出。随着分辨率的增加,对处理速度和视差搜索范围都有更高的要求。对此,该文提出了一种立体匹配硬件实现结构,通过并行化算法子模块和合理安排流水结构来提高性能。匹配算法引入了自适应相关窗口的匹配策略,提升了深度不连续区域的视差质量。该方法结合左右一致性校验准则,可有效去除大部分错误匹配结果。整个匹配流程在单片现场可编程门阵列(FPGA)上实现,并在有限硬件资源条件下将视差搜索范围扩大到128像素。系统时钟60 MHz时,对于512512分辨率的立体图像,系统可以实现60帧/秒以上的处理速度。     

一种基于流水线的MQ编码器FPGA设计

提出了一种应用于JPEG2000标准的4级流水线MQ编码器设计方案.采用状态超前更新,前导0位超前检测和字节输出缓冲策略,解决了在上下文(CX)状态表更新、归一化及字节输出过程中的反馈和循环等问题,提高了编码效率.同时,对关键路径处算法进行优化,提高了系统工作的时钟频率.该设计使用VHDL语言在RTL级描述,并在FPGA上对其进行了仿真验证.实验表明,在Altera的StratixⅡ EP2S601020C4上,编码器的工作效率可以达到1CxD/cycle,最高工作时钟频率可达99.66 MHz.     

基于JPEG-LS的遥感图像无损压缩技术

针对遥感相机图像数据传输要求,介绍了一种四通道输出的线阵CCD传感器,通过硬件将四个通道的图像数据整合成完整的图像数据,使用JPEG-LS无损压缩算法对图像数据进行压缩以减小数据的传输量,从而减慢数据传输速度,减小误码率.图像数据整合和压缩都在可编程逻辑器件中完成,通过实验验证了该方法能使传输量减少一半.     

一种AMR语音编码器的VLSI设计及FPGA实现

AMR(自适应多速率)语音编码标准由于其低码率和高质量,在通信和多媒体领域得到广泛应用.针对AMR语音编码标准的算法特点,提出了一种"音频DSP软核+硬件加速器"的VLSI实现结构.这种结构能够有效地实现编码算法,同时达到低成本、低功耗的要求.综合后的电路在满足语音编码实时性的要求下能工作在50MHz频率以下,功耗仅有不到50mW,和78 k门的芯片面积.最后通过FPGA整体验证,证明这种方案是可行有效的.同时优化后的音频DSP软核和硬件加速器中的模块复用设计,使得本设计方案对G.7xx系列编码算法具有通用和可移植性.     

FPGA Implementation of a Pipelined On-Line Backpropagation

The paper describes the implementation of a systolic array for a multilayer perceptron with a hardware-friendly learning algorithm. A pipelined modification of the on-line backpropagation algorithm is shown and explained. It better exploits the parallelism because both the forward and backward phases can be performed simultaneously. The neural network performance for the proposed modification is discussed and compared with the standard so-called on-line backpropagation algorithm in typical databases and with the various precisions required. Although the preliminary results are positive, subsequent theoretical analysis and further experiments with different training sets will be necessary. For this reason our VLSI systolic architecture—together with the combination of FPGA reconfiguration properties and a design flow based on generic VHDL—can create a reusable, flexible, and fast method of designing a complete ANN on a single FPGA and can permit very fast hardware verifications for our trials of the Pipeline On-line Backpropagation algorithm and the standard algorithms.     

基于FPGA的无损图像压缩算法实现

针对采用传统硬件方法实现JPEG LS无损图像压缩算法时延时较多、实时性较差的问题,文中提出了一种基于FPGA的全流水线结构来实现JPEG LS算法。该结构以提高最大吞吐量为主要目标,通过多级流水线降低每一级运算的延迟,大幅提高了压缩算法的实时性,硬件电路操作频率可达120 MHz。     

红外图像实时无损压缩传输系统设计与实现

由于无线带宽的有限性,基于红外序列图像自身独特的特点,工程需要对红外序列图像进行无损压缩.通过比较JPEG 2000、SPIHT、JPEG + DPCM和JPEG_LS这4种算法的压缩性能和硬件实现复杂度,选取了性能最优易于硬件实现的JPEG_LS作为核心压缩算法,以DSP和FPGA作为硬件平台核心.为验证系统的可行性...     

一种基于2D／3D混合自适应预测的高光谱图像无损压缩方法

利用高光谱图像具有较强谱间相关性的特点，本文提出了一种基于2D／3D混合自适应预测的高光谱图像无损压缩方法，首先根据相关系数计算波段预测顺序，通过局部纹理分析进行二维空间预测，采用基于神经网络模型的自适应预测方法进行三维预测，然后利用预测波段与当前波段间邻域块的相关性对二维预测和三维预测的结果进行校正，对预测残差采用基于上下文模型的Golomb编码．实验结果表明，应用于四种不同遥感器所获取的图像，该方法都能够有效的去除高光谱图像的空间和谱间相关性，与无损压缩国际标准JPEG-LS和3D-APA算法相比，压缩后的平均比特率均有明显降低．     

CCSDS中位平面编码的FPGA优化实现

CCSDS图像压缩算法是空间数据系统咨询委员会针对深空探测图像制定的图像压缩标准.该算法的码率可控、复杂度较低,而且算法结构适合于硬件实现,支持对空间数据的高速实时处理.给出了基于可编程逻辑电路硬件的位平面编码算法的设计与实现方法,并通过分析直流、交流系数编码过程中各模块内部和模块间的关系,设计了流水线,使系统处理速度...     

一种高温单粒子效应测试系统的设计与实现

航天器件在空间环境中存在着单粒子效应,根据研究可知高温会提升单粒子效应的敏感性,因此为了更好地评估器件的抗辐射性能,有必要建立一套高温单粒子效应测试系统.通过建立高温单粒子效应测试系统,选择ASIC和SRAM进行高温测试实验,完成了电路高温下的单粒子效应检测,证明了温度提升单粒子效应敏感性的事实.     

JPEG2000中算术编码器的FPGA实现

研究了 JPEG2 0 0 0标准中算术编码器的硬件实现问题 ,提出了一种适合 VLSI实现的结构 ,并在 FPGA上对其进行了仿真验证。该设计使用 Verilog语言在 RTL级描述 ;并以 AlteraFLEX1 0 K1 0 0 - 3为基础 ,在 Maxplus II下完成综合及后仿真。综合得到的器件面积利用率 1 6 % ,最高工作时钟 3 1 .4MHz。分析表明 ,这种结构能够满足 JPEG2 0 0 0系统对 5 1 2× 5 1 2的灰度图像数据进行实时处理的要求