应用VHDL语言实现数字系统的设计

介绍了VHDL语言及其基本特点和VHDL语言在数字频率计中的具体应用，说明了用VHDL语言设计数字系统的方法，并给出了仿真结果。     

用VHDL语言设计数字系统实例

以微控制器（M68HC05）为例,说明采用硬件描述语言进行数字系统设计的方法。这一过程主要包括：体系结构的确立、状态机的抽取、行为模型的建立与模拟、结构模型的建立与模拟以及可编程器件的实现。采用两级建模和模拟技术可提高系统的实现效率并降低出错可能性,缩短开发周期。同时软件技术的引入为硬件开发带来了新方法。     

VHDL及系统级设计

本文从系统设计的角度介绍了应用ＶＨＤＬ进行系统设计的设计风格，结合一个典型例子。说明如何采用ＶＨＤＬ开始一个自顶向下的设计，指出如何在现有的环境中有效开发ＶＨＤＬ的应用。     

基于VHDL语言的数字智能抢答器设计

利用硬件描述语言VHDL实现智能知识问答抢答器的设计。重点阐述了抢答器各个部件的工作原理和采用硬件描述语言的设计方法。本文使用数字电路开发软件MAX+PLUSII给出了设计的仿真结果。结果表明该设计能够满足抢答器的设计要求,对FPGA硬件资源的利用高效合理。     

基于VHDL的数字系统优化设计

VHDL（超高速集成电路硬件描述语言）在电子设计领域中已得到了广泛用。在应用VHDL语言进行数字系统设计的过程中，注重数字系统综合质量优化也显得日益重要。VHDL语言在设计思想、语句运用及描述方法上等方面可实现对数字系统的优化设计。通过优化设计，可以提高稳定性降低系统成本。     

基于VHDL的数字系统优化设计

VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛用。在应用VHDL语言进行数字系统设计的过程中,注重数字系统综合质量优化也显得日益重要。VHDL语言在设计思想、语句运用及描述方法上等方面可实现对数字系统的优化设计。通过优化设计,可以提高稳定性降低系统成本。     

VHDL语言分析器的设计与实现

ＶＨＤＬ高级综合系统是逻辑设计领域的热点，作为其前端的ＶＨＤＬ语言分析器是综合系统中其它各子系统（如综合、模拟等）的支撑，它生成ＶＨＤＬ源描述的中间格式并将此结果存入数据库供其它子系统引用。本文重点介绍基于ＶＨＤＬ ＩＥＥＥ１０７６－１９８７全集的ＶＨＤＬ语言分析器的设计与实现技术，并给出了有关结果，该分析器通过了许多实例。     

基于VHDL的FIR低通数字滤波器设计与仿真

以FIR数字滤波器的设计为例,介绍了使用VHDL硬件描述语言进行数字逻辑设计的过程和方法,给出了在Quartus Ⅱ的集成开发环境下的相应VHDL代码,并且利用Quartus Ⅱ内部的仿真器对设计进行了脉冲响应仿真和验证。     

VHDL语言及其应用

介绍目前数字电子系统硬件设计的一种标准输入输出工具ＶＨＤＬ语言，并结合小巨型机上Ｄｃａｃｈｅ的设计，用ＶＨＤＬ语言实现ＭＳＣ－Ｄｃａｃｈｅ的控制。     

基于VHDL的简易数字频率计的设计

本论文采用自上向下的电子系统设计方法,基于VHDL硬件描述语言设计了一种可变换量程的数字频率计,并在QuartusⅡ平台上进行仿真,在F10K10M试验箱上进行了下载验证。数字频率计的模块划分设计具有相对独立性,可以对每个模块单独进行设计、调试仿真和修改,缩短了设计周期,减小了设计复杂度。仿真波形逻辑关系与试验箱测试结果表明,所设计的电路能够满足数字频率计的功能要求,具有理论与实践意义,实现了电子电路自动化过程。     

可编程逻辑器件的VHDL语言优化设计方法

叙述了可编程逻辑器件的VHDL语言典型设计流程,详细讨论了几种可更好地利用可编程逻辑器件实现特定逻辑功能以及提高器件利用率的VHDL优化设计方法。     

基于VHDL语言的状态机设计

VHDL语言是一种硬件描述语言,用于描述硬件的行为和结构。与软件编程语言被翻译成机器指令不同,VHDL语言是被翻译成数字电路结构,最终在可编程器件或专用集成电路ASIC中以电路结构的形式实现程序所描述的功能。在设计中,状态机是最典型、应用最广泛的电路模块,其在运行速度的高效、执行时间的确定性和高可靠性方面都显现出强大的优势。使用VHDL语言进行8路彩等电路设计,思路简单,功能明了,灵活性强。     

用VHDL语言设计流水操作

在介绍了VHDL语言的基本特点和流水线的概念之后,简要叙述了如何使用单赋值代码开发算法的并发性,以获得其流水结构,以便进行电路设计。最后,举例说明了用VHDL语言设计流水结构的一般步骤及在实际工作中的应用。     

VHDL设计中电路简化问题的探讨

从描述方法、设计规则、逻辑函数分析了VHDL设计中容易引起电路复杂化的原因，并提出了相应的解决方法。     

VHDL语言在寄存器描述中两个局限性的探讨

通过VHDL编程中对寄存器RTL描述限制的深入分析和探讨，提出了利用一个扫描控制信号来完成对多个寄存器描述的间接描述方法，即在扫描时钟信号的边沿监测下，输入信号和在前一周期边沿接收的输入信号比较，若不相等，则说明此时输入信号发生了一个边沿事件，即可等效为寄存器的描述，并给出了具体语句。通过实例证明，该方法克服了对寄存器描述的限制，具有一定的创新性、实用性和推广价值。     

VHDL语言在状态空间表示法术解过河问题中的应用

提出了以VHDL语言为手段，用状态空间表示法求解过河问题中的应用，并在Active-HDL环境下实现了模拟和在Cadence环境下实现了综合。     

VHDL设计中电路优化问题探讨

近年来,随着集成电路技术和EDA技术的不断发展,集设计、模拟、综合和测试功能为一体的VHDL语言,已作为IEEE标准化的硬件描述语言。由于其在语法和风格上类似于现代高级汇编语言,具有良好的可读性,描述能力强,设计方法灵活,易于修改,又具有可移植性,可重复利用他人的IP模块（具有知识产权的功能模块）等诸多优势而成为EDA设计方法的首选。VHDL设计是行为级设计,所带来的问题是设计者的设计思考与电路结构相脱节。设计者主要是根据VHDI。的语法规则,对系统目标的逻辑行为进行描述,然后通过综合工具进行电路结构的综合、编译和优化,并通过仿真工具进行逻辑功能仿真和系统时延的仿真。实际设计过程中,     

运用VHDL语言设计电视墙数字图像处理电路

介绍一种电视墙（Video Wall）数字图像处理电路的设计思路，即采用大规模可编程逻辑芯片，并运用VHDL语言设计出一种新型的电视墙显示系统，具有集成度高、模块化、可运用于多种显示方式、体积小、系统的可靠性高等特点。     

基于VHDL语言的交通控制器设计

该文介绍了一种基于VHDL语言的交通控制器设计,以QuartusII为软件开发平台,文中重点介绍该交通控制器的设计原理、设计步骤。在此基础上给出了基于VHDL硬件描述语言的系统实现源代码以及仿真结果,通过仿真结果进一步验证了该交通控制器方案的正确性,从而展示VHDL语言的强大结构和优秀特性。     

VHDL语言在状态机电电路中的设计与实现

简要介绍了VHDL语言进行工程设计的优点,并详细说明了利用VHDL语言设计状态机电电路的过程,最后进行了仿真,仿真结果证明该设计能够实现状态机电路的功能。