n沟道SIMOS单管单元电可清除和可编码的只读存储器

叠栅注入MOS晶体管,在读、编码和清除时,利用叠在浮动栅上的控制栅来选择单元。编码是通过由沟道向浮动栅注入热电子来完成的,这就导致了开启电压一个很大的向上漂移。在两种状态下,都是以增强型工作的。电清除能够通过在源-衬底结处雪崩击穿注入热空穴和通过Fowler-Nordheim电子注入来完成。因为在清除时,浮动栅能够被充正电,而且沟道的一部份不被浮动栅覆盖,这样,在清除以后,SIMOS晶体管保证是增强型。在矩阵阵列中,存储单元只由SIMOS晶体管组成。译码器、读出放大器、等等,能够集成在同样的衬度上。清除能成组进行,或一个字一个字地进行。讨论了在编码和清除时,存储单元所受到的不同打扰效应。SIMOS存储器的单元面积是850μm~2。给出了全译码8192位SIMOS存储器芯片的照片。     

一种称为SIMOS的新型n沟道单管EAROM单元技术

本文描述一种新的非易失性电荷存储器件的结构和工艺。叠栅注入MOS(SIMOS)器件是一种控制栅叠在浮动栅上的n沟道MOS晶体管。在编制程序方式中,用沟道漂移电场加速电子使其能量大到足以克服Si-SiO_2界面的势垒高度,电子就注入到浮动栅。由于程序编制用沟道注入机构来完成,故要求沟道长度小于4μm。用自对准工艺能把这个条件同叠栅概念结合起来,自对准工艺用一道光刻工序确定两个多晶硅栅。用自对准工艺可以实现单管的EPROM单元和单管的EAROM单元。二种不同型式的单管存储单元的基本结构分别为SIMOS晶体管和SIMOS四极管。本文详细地描述了这二种不同的SIMOS器件的工艺并报导了有关电荷积累、清除及电荷保持的实验结果。     

采用浮动栅单管单元的8192位电改写ROM

本文介绍一种采用双层n沟道多晶硅栅工艺的全译码(与TTL相容)电改写8K位MOS ROM。存储单元由叠栅结构的单管组成,其浮动栅只盖住沟道的一部分,并扩展到沟道外的源扩散区的清除复盖层上。通过热电子从短沟道(3.5μm)注入到浮动栅来编码,典型的为100ms/字。通过电子从浮动栅的Fowler-Nordheim 发射完成成组清除。在清除期间,为了避免雪崩击穿电流过大,在清除复盖层加了40nm～50nm 的氧化层并采用了斜坡电压。存储器在读、编码和清除操作中用标准电压(±5V,+12V),编码用一个高压单脉冲(+26V),斜坡清除电压最大值为+35V。典型的读出时间为250ns。从存储实验数据外推法(Extrapolation of storage data)(在125℃,400小时)可以予示,90%以上的存储电荷可望保持100年以上。每个存储单元允许写入次数在10000次以上。面积为19.7mm~2的芯片装在24引线双列直插式封装中。     

MAS-ROM-可以用电的方法重新编存程序的带译码器的只读存贮器

简介——本文对在芯片上进行X-Y矩阵译码的金属一氧化铝-硅(MAS)只读存贮器的电特性和可靠性进行评价。MAS只读存贮器利用栅绝缘物薄膜中的所谓电荷存贮现象,是可以反复用电编存程序和不易失信息的集成电路存贮器组件,其中一位存贮单元。仅由一个N沟道增强型MAS晶体管组成。有选择地从沟道注入电子使晶体管阀值电压增大,而在栅极外加大的负电压使阀值电压减小。可靠性试验表明长期衰减对时间呈对数依赖关系,在150℃栅压为+10伏下,每10年存贮时间的衰减斜率为0.7伏。 使用由一台中型计算机、一个命令输入键盘、一组舌簧开关板和一台存贮型阴极射线管图解输出装置组成的人-机相互会话操作系统,对MAS只读存贮器进行鉴定。为证明MAS只读存贮器是切实可行的,以一个4 K字节的只读存贮器系统作为一台小型计算机微程序存贮器的样机进行了评价,其取数和周期时间为150毫微秒。     

采用MOSFET工艺的高性能低功耗2048单元存储器芯片及其应用

本文描述一个2048单元读/写存储器芯片。它采用改进的N沟道MOSFET工艺的六管存储单元。从价格/性能比和功率-延迟乘积着眼,为发挥给定的MOSFET工艺技术的潜力,采取了一些特殊措施。为保持低功耗,不但用了栅驱动器的概念,而且用了脉冲控制外围电路的概念。获得高性能是用快速外围电路延迟芯选的概念和可提供位线恢复电压的双极读出放大器。所介绍的电路成功地利用在芯片上跟踪的方法,以减少最坏情况下器件参数的容差对功耗和性能的影响。本文还介绍了存储器芯片的封装模块、插件和板所组成的功能存储器部件。     

带肖特基的TTL双与非门集成电路的特点

<正> TTL数字电路按其工作状态大致可分为饱和型和非饱和型电路两种。标准型的TTL电路如图1所示,即国外的54/74系列,是典型的饱和型逻辑电路。在这种电路中,为了确保晶体管进入饱和状态,缩短晶体管的导通时间,基区必须注入大量的电流。由于大量的空穴注入晶体管的基区,使管子的BC结由反向偏置转为正向偏置,晶体管的基区和集电区内就存在着大量的少数载流子,产生了所谓饱和现象。由于这种饱和现象而产生的电荷积累,使晶体管由导通转为截止时必须设法使这个大量的少数载流子消灭或用外电路将其流出,这就需要一定的时间,这个时间叫     

面结合型晶体管电荷控制器件(下)

晶体管小信号性能在把电流和电压的小增量迭加在静态直流电平上时,便可由晶体管的大信号特性推导出晶体管的小信号特性。当把射集电压增量△V’_RE应用到本征晶体管(即基极电阻为0)上时,基极电荷必将增加,如图8(a)阴影面积所示。将额外电荷对电流和电压增量的影响分为两个步骤来讨论,是比较方便的:首先将晶体管作为理想晶体管,在这种情况下通导时基极宽度维持不变;然后     

TTL电路一种新的饱和控制法

本文叙述并分析了TTL和其他饱和逻辑电路的一种新的饱和控制技术。这种方法不仅与标准的双极性晶体管工艺完全兼容,而且适合集成化。利用在一片子上器件参数的一致性适当偏置一个反馈饱和控制晶体管,使TTL门输出晶体管的存贮电荷典型地减小两个数量级。这就大大降低了截止开关时间而又不会明显地影响通导延迟时间。性能的改善程度接近于用肖特基二极管箱位法所达到的性能;而这种新方法在抗扰性、低电平输出电压的控制和加工方面还有一些优点。其有效性不仅在理论上用计算机分析所证明,在试验上也为实验台装置测量证实。     

快速晶体管电荷模型及用高解析度电子积分器对电荷参数的测量(上)

引言自从引入电荷分析和电荷控制的概念以来,我们就致力于晶体管电荷参数的测量。最先介绍的测量方法使用了共射线路,在这种线路中,用无源积分网路(一个电容和一个电阻的组合)来测量并调节由基极电流注入到     

《双层多晶硅硅栅存储器》

本专利介绍一种双层多晶硅硅栅存储器。它有一个用来存储电荷的浮置栅和一个控制栅。该存储器件可做存储阵列中的单单元,采用双自对准方法,在进行栅掺杂的同时形成源漏区。在以控制栅为基硅形成主源漏区之前,先安排一前予淀积,以浮置栅力基准进行轻掺杂,形成次源漏区。     

注入耦合存储器:一个高密度静态双极存储器

本文讨论一种新的静态双极存储器的设计,它在密度方面可以与动态场效应晶体管存储器相当,而在性能与功耗方面较优越。少数载流子直接注入的概念既适用于单元电流,又适用于耦合到读/写线。这就导致了器件非常高的集成度,在采用5μ线宽的标准埋层工艺和单层布线时,单元尺寸达3.1mil~2。根据一些包含小矩阵的研究性单片的试验完全证实了这种可能性。单元可在低于100nW 的非常低的直流维持功耗下工作。从模拟64×64位矩阵的测量中可以推算出,一块4K 位的硅片面积大约为160×150mil~2,取数时间大约50ns。采用介质隔离和自对准N~ 引线孔的新方法可得到5μ线宽的1.1mil~2的单元。     

动态双稳读出放大器的最佳自锁脉冲

动态绝缘栅场效应晶体管(IGFET)双稳电荷读出放大器的分析指出,最佳的自锁(Iatching)波形是一个初始阶跃电平后面接着斜率逐渐增加的斜坡电压。自锁建立时间近似反比于非平衡的初始电压。在截止边不通导时,触发器两端的容性耦合也对截止边产生一个过冲电压。用10V自锁斜坡,截止边的过冲电压典型值约为2V,而且对于0.5V的初始非平衡电压,大约在75 ns内达到充分自锁。若允许截止边有微小的通导,那末自锁时间可减小两倍或更多。其代价是在截止边增加零点几伏的过冲电压。用计算机作电路模拟证实了这个分析推导。     

可重构单电子晶体管逻辑的设计与模拟

单电子晶体管以其超小的器件尺寸和极低的功耗,被认为是最有希望代替MOS器件的技术。国内外研究人员已经提出了多种基于单电子晶体管的逻辑结构。本文在分析单电子晶体管体电压效应的基础上,首次提出了基于体电压控制的可重构单电子晶体管逻辑门(RSETLG)。SPICE的模拟结果表明,RSETLG能够以其简单的结构实现多种逻辑功能,具有很高的应用价值。     

雪崩晶体管毫微秒脉冲弛张振荡器

<正> 晶体三极管处于雪崩弛张振荡状态获得毫微秒脉冲的电路比一般雪崩晶体管毫微秒脉冲电路结构更为简单性能更为优越。本文所提供的实验电路可用来在50欧负载上获得底宽为3.5毫微秒幅度为30伏或底宽为6毫微秒幅度不小于150伏的尖顶脉冲,且脉冲前沿不大于2毫微秒。一、工作原理     

面结合型晶体管电荷控制器件(上)

当有电流由射级向集极流动时,面结合型晶体管的工作特性可用基区电荷加以描述,从而可引出一组新的参数——时间常数来描述晶体管的特性;这些时间常数通常用每微安多少微微库仑的单位来表示。本文首先分析了晶体管的大信号运用性能,并提出了作用和饱和两个区域的等效线路。这种分析方法也可加以推广,用于解释晶体管小信号导纳参数。本文概述了时常数和其它重要参数的测量方法。     

TMS4062型动态存储器的构造原理和应用

前言本文叙述TMS 4062型MOS 存储器的构造和原理,确定了一个容许容量扩展的方法,此外还介绍了一个4K×8位存储器及其读写系统。MOS 存储器的发展已有若干年,存储单元一般由两个负反馈交叉耦合的静态单元(图1a)组成。在这种单元里,两个晶体管中的一个总是通导的,此通导的晶体管便产生功耗。为减少此功耗,最简单的解决方法是利用时钟信号控制每个单元的负载电阻(图1b)。若时     

高速电流重合法磁心存储器

本文介绍一种电流重合法磁心存储器,其容量为16384字,每字为27位。周期时间为1.2微秒,标称开关时间≤0.6微秒。采用外径为30密耳厚的环状铁氧体磁心,磁心的温度系数较低,允许工作环境温度高达75℃,并且不需要采用通风设备。这种存储器的驱动与读出系统的结构非常简单,用简便的方法就可消除变压器矩阵内的容性干扰电流。选择系统和禁止驱动器均采用悬空输出的驱动方式。读出放大器的直流恢复用控制其增益的办法来实现,这样,不会降低其工作速度。采用新型结式晶体管构成很简单的驱动线路。这种存储器由四个容量为4096字的磁心体构成。为了缩短驱动电流的传输时间,每个磁心体单独进行驱动。     

一种基于单电子晶体管的全加器电路设计

基于单电子晶体管的I-V特性和传输晶体管的设计思想,用多栅单电子晶体管作为传输晶体管,设计了一个由5个SET构成的全加器,相对于静态互补逻辑设计的全加器,本文设计的全加器在器件数量上大大减少,有利于大规模电路的设计,仿真结果表明,本文设计的全加器电路具有高速与低功耗的特性.     

高性能1024单元开关电容P沟道绝缘栅场效应晶体管存储器芯片的设计

本文介绍由绝缘栅场效应晶体管(IGFET)开关电容存储单元组成一个全动态译码、1024字×1位的P沟道随机存储器。采用10伏的驱动电路,测得芯片取数时间为150 ns,周期时间为300ns。当周期为300ns时测得通导芯片的功耗低于80毫瓦(80微瓦/单元),而在较低速度时其功耗更小。它在100℃时恢复功率低于1微瓦/单元。在准平衡设计中,两个16行×32列存储单元矩阵由选通触发器的电荷敏感器及读写电路所膈离。存取一个矩阵中的一行单元及采用另一不工作的矩阵去平衡共式信号并允许通导芯片可靠鉴别存储电荷。到敏感器的标称输入信号估计为±2V。可以快速关闭且也考虑到单元电荷的变化和触发器阀值的不平衡。平衡读写电路可从芯片取出读出信号进行差动鉴别。译码电路使用单线二进制地址输入使通导芯片的动态地址反向。制造工艺采用具有离子注入源、漏和沟道夹断的P沟道自对准栅。采用两层钨金属化系统,它具有磷玻璃和氮化硅及非电镀金梁式引线。设计和加工结果得到了小单元面积(用10微米的设计规则,面积低于5密耳~2),每单元仅半个结点,由于第二层金属清晰度仅用四道光刻步骤就可得到高成品率,阀值电压的相对不灵敏性变化为±(1/2)伏,以及取数和周期时间短,工作压降低(10伏)及功耗低。该存储器芯片已完成了设计、制造和测试。其芯片由1024个开关电容存储单元组成,与取数电路有关的包括有地址译码、选通触发器鉴别恢复及读写电路。设计的主要目的在于高速、低功耗、宽工作容限和制造方便。为满足这些目的而采用了准平衡设计、动态译码电路和相当大的光刻容差。     

MOBIDIC—B计算机的系统结构

MOBIDIC—B 系统是一台安装在标准军用牵引车上的全晶体管化、军用电子数字计算机,是一台采用并行、二进制、同步、定点操作以及能进行双工数据处理曲通用计算机系统。这个系统有两台性能相同的中心处理机,它们与一个数据传送总线连接。两台处理机共用一套输入输出设备,它们也可进行双工操作,相互进行控制及监督。除了每台处理机各有一个8193字的高速磁心存储器以外,还有一台容量为五万位的大容量存储器。这个大容量存储器用作输入输出设备(它只供输入输出指令访问)。数据加工装置用来使得便于从磁带及大容量存储器觅数。控制台也有两份,它们有两块独立、相同的控制扳。每份控制板控制一台处理机。