电流控制型高增益共模反馈电路的设计

介绍了全差分运放的共模反馈原理,并对闭环工作的一级全差分运放结构进行分析,给出了一种电流控制型的高增益共模反馈电路的设计方案。该方案采用标准CMOS0.13μm工艺库,并通过CAD仿真软件验证,结果表明：该共模反馈电路的开环直流增益可达到95dB,补偿后的相位裕度可达到50°,并可在150ns后确保一级全差分运放稳定工作。     

基于前馈gmf的共模反馈稳定性增强电路

基于0.13 μm CMOS工艺,提出并设计了一种应用于三级全差分运算放大器中的新型共模反馈电路。将具有密勒补偿结构的典型两级全差分结构和源随器结构作为三级运算放大器的放大级,通过在共模反馈电路中引入前馈通路,产生的两个零点提高运放的稳定性,解决了传统共模反馈电路中多个极点难以补偿的问题。仿真结果表明,在1.2 V电源电压下,共模下增益为70.4 dB,单位增益带宽为56 MHz,相位裕度为85.5°。相比于传统无前馈电路,新型共模反馈电路的单位增益带宽和相位裕度分别提高了8.2 MHz和17.4°。具有这种共模反馈结构的运算放大器可以实现较低的电源电压和较好的相位裕度。     

一种高共模抑制比轨到轨全差分运算放大器

针对传统全差分运算放大器电路存在输入输出摆幅小和共模抑制比低的问题,提出了一种高共模抑制比轨到轨全差分运算放大器电路。电路的输入级采用基于电流补偿技术的互补差分输入对,实现较大的输入信号摆幅;中间级采用折叠式共源共栅结构,获得较大的增益和输出摆幅;输出级采用共模反馈环路控制的A类输出结构,同时对共模反馈环路进行密勒补偿,提高电路的共模抑制比和环路稳定性。提出的全差分运算放大器电路基于中芯国际(SMIC) 0.13μm CMOS工艺设计,结果表明,该电路在3.3 V供电电压下,负载电容为5 pF时,可实现轨到轨的输入输出信号摆幅;当输入共模电平为1.65 V时,直流增益为108.9 dB,相位裕度为77.5°,单位增益带宽为12.71 MHz;共模反馈环路增益为97.7 dB,相位裕度为71.3°;共模抑制比为237.7 dB,电源抑制比为209.6 dB,等效输入参考噪声为37.9 nV/Hz^1/2@100 kHz。     

一种降低高频噪声的前置全差分运算放大器

提出了一种降低高频噪声的前置全差分放大器.运放内部采用了两组偏置电路,一组用于单位增益缓冲器电路,一组用于放大电路.为了确保电路稳定性又不增加设计难度,将单位增益缓冲器电路与共模反馈回路结合起来.设计采用HHNEC 0.18μm BCD工艺,Cadence Spectre仿真表明,正常工作时共模反馈的环路增益84.93dB,单位增益带宽9.52MHz,相位裕度67.62°;启动时单位增益缓冲器电路的环路增益85.18dB,单位增益带宽8.93MHz,相位裕度67.2°;关断时,单位增益缓冲器电路的环路增益63.26dB,单位增益带宽2.28MHz,相位裕度88.66°.实测表明,设计降低了D类音频功放在开启和关断时的噪声.     

一种采用增益增强技术的全差分运放设计和实现

设计了一种采用增益增强技术并带有共模反馈的全差分运算放大器.该运算放大器主要由三个折叠式共源共栅结构的运放、一个偏置电路和一个共模反馈电路组成.运算放大器采用chartered 0.35 μm CMOS工艺实现,仿真结果表明运放开环增益为106.8 dB,单位增益带宽为58 MHz,相位裕度为79°(负载Cload=1 pF).对流片运放进行测试和分析,运算放大器测试指标和仿真指标基本接近,较好达到预先的设计要求.     

一种适用于D类音频功放的全差分运算放大器

介绍了一种应用于超低EMI无滤波D类音频功放的全差分运算放大器结构,可构成积分器,起滤除高次谐波的作用。该运算放大器采用两级结构来获得高增益,第一级为折叠共源共栅,偏置电路采用反馈结构,给整个运算放大器提供偏置电流,从而提高电路的电源抑制比;采用伪AB类输出级提高运放的瞬态响应,稳定运放输出。仿真结果表明,该电路具有良好的性能:增益为113dB,相位裕度为67°;单位增益带宽为1.9MHz,共模抑制比为160dB,电源抑制比为82.7dB;共模反馈环路增益为120dB,相位裕度为62°。     

一种带共模反馈电路的套筒式全差分运算放大器

基于Chartered 0.35 μm工艺,设计了一种带共模反馈电路的套筒式全差分运算放大器.该电路主要由套筒式结构的主运放、偏置电路和共模反馈电路组成.仿真结果表明,设计的电路开环增益为79.4 dB,单位增益带宽为179 MHz,相位裕度为75.5°(负载Cload= 3 PF),功耗为2.31 mW.提出了一种全...     

应用于神经信号再生系统的跨导放大器

采用华润上华0.6μm标准CMOS混合信号工艺设计了一种应用于植入式神经信号再生系统的跨导放大器.该放大器采用全差分结构以获得高输出摆幅,利用源反馈技术改善线性度,并设计了共模反馈电路以稳定共模输出电压.该跨导放大器工作在5V的电源电压下,具有0.55 S的跨导增益和100 kHz的3 dB带宽,可以满足系统的需要.     

全差分增益提高运算放大器的分析与设计

通过增益提高技术,一个全差分增益提高套筒式共源共栅运算放大器被提出和设计。该运算放大器得主运算放大器是由全差分套筒式共源共栅放大器构成,并带有一个开关电容共模反馈电路。而增益提高放大器是由全差分析叠式共源共栅放大器构成,它的共模反馈电路是连续时间反馈电路。该运算放大器采用中芯国际0．35μmixed-signal CMOS工艺设计,运算放大器的直流增益可达到129dB,而单位增益频率为161MHz。     

简易数字控制高速差分探头设计

设计了有源高速差分示波器探头,实现了差分输入、单端输出功能。同时,设计了一个用于测试该差分探头的差模信号源。该差分探头的设计采用TI公司提供的共模抑制比可达80dB的可控增益芯片VCA822,实现了双端信号转单端信号以及差分探头1倍和10倍档的设置功能。差模信号源的设计采用了高速和低噪声全差分运算放大器LMH6550,实现了完全对称的差模信号源输出且共模电压可调功能。测量实验证明了本设计系统稳定且差分探头具有高共模抑制比,探头在DC～20MHz频带内的增益起伏不大于1dB,完全满足一般高校电工电子实验要求。