总剂量辐射下的NMOS/SOI器件背栅阈值电压漂移模型

SOI(绝缘体上硅)器件在总剂量辐照下的主要性能退化是由于SOI器件的背栅阈值电压漂移引起的背沟道漏电。本文首先采用二维有限元方法,对辐射在SOI器件的埋氧层中的感生氧化物电荷进行模拟,然后分析此氧化物电荷对器件的外部电学特性的影响,建立了器件在最劣偏置下辐射引起的背栅MOSFET的阈值电压漂移模型,提取背栅MOSFET受辐射影响参数,以用于在SOI电路设计中准确的评估辐射对SOI电路的影响。模拟数据和试验数据具有很好的一致性。     

体硅FinFET三维模拟

利用三维模拟软件Davinci对体硅FinFET器件进行了详细的模拟.模拟结果显示体硅Fin-FET器件能够有效的抑止短沟道效应,具有驱动电流大、散热好、成本低等优点.为了获得好的亚阚值特性,Fin的厚度要比较薄,同时Fin的高度不能太低,以保持足够的高度来抑止短沟道效应.沟道可以采用低掺杂或未掺杂设计,从而减少沟道内杂质对载流子的散射作用和杂质涨落效应对器件性能的影响.另外,为了获得合适的器件阈值电压,体硅FinFET器件应当采用功函数在中间带隙附近的材料做栅电极,同时采用适当的功函数调节方法来获得合适的阈值电压.     

硅锗应变沟道MOSFET器件中阈值电压的解析模型

在分析应变Si/应变Sil-YGeY/驰豫Sil-XGeX pMOSFET的在栅极电压作用下电荷在栅氧化层下面的分布情况的基础上,通过求解泊松方程,得到此器件的隐埋SiGe沟道阈值电压解析模型和表面沟道的阈值电压解析模型,并用典型参数对模型进行了模拟,得到的模拟结果与实验结果能够很好的吻合.     

纳米器件阈值电压提取方法

阈值电压是MOSFET最重要的电学参数,它在器件模拟和电路设计方面起着举足轻重的作用。本文分析总结了目前比较常用的阈值电压的提取方法,分别利用它们提取了FinFET和JLT不同沟道长度的阈值电压,讨论了这些方法在提取两种现代MOS器件阈值电压时的有效性和局限性。     

短沟道SiC MESFET亚阈值特性

基于器件物理分析的方法,结合沟道电势二维解析模型,分析比较了漏极引致势垒降低效应(DIBL effect)对6H-及4H-SiC MESFET沟道势垒,阈值电压,以及亚阈值电流的影响,并研究了其温度特性.研究表明DIBL效应的存在使SiC MESFET的沟道势垒最小值随栅长及温度发生变化,并带来阈值电压及亚阈值电流的变化.栅长越大,温度越高,亚阚值倾斜因子Ns越小,栅压对沟道电流的控制能力增强,最终造成亚阈值电流随栅压的变化越快.     

基于垂直扭转梳齿驱动结构的硅微机械扭转微镜的设计加工与表征

为了改善扭转微镜的机电耦合特性和光学特性,提出了一种新的基于SOI硅片的垂直扭转梳齿静电驱动结构．通过有限元与边界元方法,对不同厚度扭转梁的机电耦合特性进行了数值模拟,得到了相应的阈值电压和吸合电压,并提出了几种新的折叠梁结构,以进一步改善器件的机电耦合特性;通过力学分析,从理论上推导了垂直扭转梳齿静电驱动方式微镜的最大扭转角度、阈值电压、扭转刚度以及固有频率,获得了结构参数对器件机电耦合特性的影响机制;最后,利用比例散射理论讨论了表面粗糙度、入射光束波长和入射角度等参数对微镜表面光学反射性能的影响,并利用原子力显微镜测量了微镜的表面粗糙度,理论模拟与实验研究表明,基于SOI硅片和垂直扭转梳齿结构的硅微机械扭转微镜可显著降低器件的驱动电压,提高器件的机电耦合特性和微镜表面的光学反射特性．     

BJMOSFET 静态特性的解析模型及模拟分析

建立了新型半导体功率器件－双极型压控晶体管（BJMOSFET）的直流解析模型,通过提取模型参数,运用电路模拟软件PSPICE的多瞬态分析法对BJMOSFET的直流特性进行了模拟,分析得出这种新型器件在相同结构参数和同等外界条件下与传统MOSFET相比,电流密度提高30％－40％。     

沟道长度及源/漏区掺杂浓度对MOS-CNTFET输运特性的影响

碳纳米管场效应晶体管电子输运性质是其结构参量(纵向结构参量:如CNT的直径、栅介质层厚度、介质介电常数等;横向结构参量:如沟道长度、源/漏区掺杂浓度等)的复杂函数.本论文在量子力学非平衡格林函数理论框架内,通过自洽求解泊松方程和薛定谔方程以得到MOS-CNTFET电子输运特性.在此基础上系统地研究了沟道长度及源/漏区掺杂浓度对MOS-CNTFET器件的漏极导通电流、关态泄漏电流、开关态电流比、阈值电压、亚阈值摆幅及双极性传导等输运性质的影响.结果表明:当沟道长度在15 nm以上时,上述各性质受沟道长度的影响均较小,而导通电流、开关态电流比及双极性传导特性与源/漏掺杂浓度的大小有关,开关态电流比与掺杂浓度正相关,导通电流及双极性导电特性与源/漏掺杂浓度负相关.当沟道长度小于15 nm时,随沟道长度减小,漏极导通电流呈增加趋势,但同时导致器件阈值电压及开关电流比减小,关态漏电流及亚阈值摆幅增大且双极性传导现象严重,短沟道效应增强,此时,通过适当降低源/漏掺杂区掺杂浓度,可一定程度地减弱MOS-CNTFET器件短沟道效应.     

SOI和应变Si的将来

利用SOI衬底生长部分／完全耗尽结构的晶体管或用应变沟道提高器件性能可制备出高性能CMOS逻辑器件；这两种方法均可用于CMOS结构，也可单独用于提高器件性能。将应变用于器件沟道，可将沟道迁移率提高50％，从而提高了器件电流。SOI晶体管的好     

纳米 MOSFET/SOI器件新结构

重点介绍器件进入纳米尺度后出现的MOSFET／SOI器件的新结构，如超薄SOI器件、双栅MOSFET、FinFET和应变沟道等SOI器件，并对它们的性能进行了分析。