业界要闻

三星将闪存产能提高1倍 三星电子为扩大在闪存领域的领先地位,计划提高产能1倍,采用90纳米半导体工艺的NAND型闪存也已开始出货。 三星已推出采用90纳米工艺的2GBNAND产品。该公司将扩充闪存整体产能,计划将出货量提升1,倍以满足数码相机、手机等市场的需求。三星为满足DRAM和闪存产品的旺盛需求,已扩充位于韩国12英寸晶圆厂的产能。在DRAM业务方面,三星也将增加O.10微米的SDRAM产能,DDR2存储器也在12英寸厂生产。     

激光技术支持三星WSP技术

三星最新的晶圆级堆叠封装（WSP）包含4块512Mb DDR2 DRAM芯片，藉以提供容量2GB的高密度内存。利用TSV处理的2GB DRAM，三星还能开发出首款基于高级WSP技术的4GB DIMM。     

三星将大批量生产30纳米DDR3DRAM内存芯片

三星电子近日称,30纳米DDR3DRAM内存芯片已经适合消费者使用,准备应用到产品中。2GBDDR3内存芯片耗电量比用50纳米生产技术制造的内存芯片的耗电量减少了30％,生产成本效率提高了一倍多。三星用于笔记本电脑、台式电脑和服务器的2GBDDR3内存芯片只使用1．5伏或1．35伏电源。     

技术动态

IBM携手TDK开发大容量MRAM芯片，三星50纳米DRAM获Intel认证，我国自主硅基液晶（LCOS）光学引擎量产,飞兆半导体设立全球功率资源中心,台积电90纳米量产Xbox绘图记忆体,英特尔计划在越南构建芯片工厂.[编者按]     

三星改进DRAM芯片生产技术

全球最大的内存芯片生产商三星电子日前宣布，已经成功采用70纳米生产工艺制造出第一块DRAM芯片。一旦这种生产工艺广泛应用于该公司的生产线，从同一硅片上生产的芯片数量将会翻倍。     

Cadence宣布业内首个DDR4 Design IP解决方案在28纳米级芯片上得到验证

Cadence公司日前宣布,Cadence DDR4S DRAM PHY和存储控制器Design IP的首批产品在TSMC的28HPM和28HP技术工艺上通过硅验证。为了扩大在动态随机存取存储器(DRAM)接口IP技术上的领先地位,Cadence在DDR4标准高级草案的基础上,承担并定制了多款28纳米级晶片DDR PHY和控制器的IP。     

以DRAM技术为基础的三进制的CAM存储器改进了网络搜寻引擎

Mosaid Technologies公司（位于加拿大安大略省的Otawa）成功地开发了一种新型的网络搜寻引擎,该引擎采用了高性能的三进制的CAM存储器。此项CAM存储器又是在DRAM技术的基础上开发的。该公司的IC级嵌入式DRAM工艺技术,结合了逻辑线路工艺和DRAM工艺技术形成了一项统一的新工艺。它采用的以DRAM技术为基础的三     

三星电子全球率先量产4GB手机内存

继2010年12月在全球率先研发出30纳米级4GB低功耗Mobile DRAM内存芯片后,三星电子近日宣布从今年3月份开始正式量产该产品,以扩大其在手机存储领域的市场份额。     

德州仪器推出第二代超高频电子识别标签硅芯片技术

据《科技日报》2006年8月10日报道,德州仪器公司近日宣布推出获得EPCglobal Inc(TM)认证的第二代超高频(UHF)硅芯片技术,该高级硅芯片设计可显著提高标签性能,从而增强零售供应链商品的识别速度与可见性。以晶圆与条状芯片形式提供的德州仪器第二代硅芯片由最高级的130纳米模拟     

华润上华200V SOI工艺实现量产

华润上华科技有限公司(华润微电子有限公司附属公司)近日宣布,继2010年首颗200V SOI CDMOS产品量产后,具有更高性价比的第二代SOI工艺实现量产。该工艺是一种集成多种半导体器件的集成电路制造技术,由华润上华在2010年实现量产的一代工艺基础上作了工艺升级,达到更高的性价比,这在国内尚属首家。这项技术填补了国内技术空白,并已成功打入国际市场,为三星、长虹等国内外著名PDP电视厂家提供芯片。华润上华的200V SOI CDMOS工艺可满足国内设计公司对高压、     

三星电子量产20纳米级4Gb超高速移动DRAM

近日,三星电子正式投产超高速移动DRAM,移动DRAM将大幅提高设备的数据处理能力,新产品将用于今年上市的高配移动设备上。4月,三星电子在业内首次量产20纳米级(一纳米等于十亿分之一米)4Gb(Gigabit)LPDDR3(Low Power Double Data Rate3)移动DRAM。此次量产的20纳米级     

日本半导体产业新轨迹

目前的DRAM市场价格再次动荡,16M DRAM自4月中旬再次剧烈下跌.据分析,问题出自Intel不能提供足够的MMX处理器,同时,台湾厂商如联华自6月初开始投产16MDRAM,也给日本厂商带来压力.但大多数分析家认为,从长期看DRAM的前景还是好的.许多领先公司正转向采用0.25微米工艺,生产第二代64M DRAM.一旦Intel的出货能满足MMX处理器的需求,而对过时的Pentium削价,便将增强对DRAM、尤其是SDRAM的需求.据日本经济新闻报道,DRAM生产目前正由16M向     

DRAM产业发展动向128MbDRAM今年投放市场

作为64Mb同步DRAM的下一代产品,并不是256MbDRAM而是从1998年度开始问世的128Mb DRAM新产品。在以往的DRAM市场上,以某代产品的最初制造技术生产的芯片,几乎都是匆匆忙忙地用扩大芯片面积的方法抢先向市场投放新产品。但是,现在不同了,256Mb DRAM的最初芯片面积过大,投放市场的风险性很大。于是,为摆脱这种风险性,代理出场的新产品(Pinch Hitter)将是128Mb DRAM芯片,以美国IBM等为首的Unix Workstation大制造商对128Mb的芯片表示出很大兴趣。     

美光与尔必达合并可能震动DRAM市场

据IHS iSuppli公司的DRAM市场研究简报,美国美光与日本尔必达如果合并,可能导致DRAM产业格局发生剧烈变化。目前关于二者将走向合并的传言甚嚣尘上。如果合并,则所形成的新企业将在全球DRAM市场排名第二,合计晶圆月产能(WSPM)将达37.4万片。它将占全球DRAM产能的28%,仅次于目前排名第一的的韩国三星电子。目前三星的晶圆月产能是43.3万片,占全球产能的33%,如图4所示。     

国际新闻

三星制成0．08毫米半导体衬底 今年有望实现商用；海力士开发出层叠24层NAND型闪存的多芯片封装；恩智浦08年将量产“硅麦克风”；7家电子设备公司联手力顶下一代可移除闪存卡标准UFS；AMD图形技术成香饽饽 芯片厂商纷纷牵手合作；全球闪存产能在2008年将首度超越DRAM。     

国际新闻

英特尔四核服务器芯片明年下半年上市，AMD计划今年第四季度推出首批65纳米处理器，40nm工艺以后用液浸曝光实现NA1．7的高折射率材料，三星率先开发50nm工艺DRAM08年开始量产，倾心印度设计潜力瑞萨建立第一个“专门离岸开发中心”，06年硅晶片出货量将增长18％达78亿平方英寸，诺基亚、NXP和意法半导体并行处理项目获得欧盟资助，DEK开创业界领先的核心周期，Ramtron推出带有高速SPI接口的512KbFRAM采用微型封装提高数据采集能力。[编者按]     

海力士研发出40纳米级存储器芯片

南韩海力士半导体公司（Hynix Semiconductor）日前宣布,已使用最细微技术研发出全球密度最高存储器芯片。海力士这种崭新的“DDR3DRAM”（DDR3动态随机存取存储器）芯片采用的技术能让互联线相距仅40纳米,细微度是目前产品的1／5。     

首款3D芯片诞生

世界上第一款3D芯片工艺已经准备获取牌照,该工艺来自于无晶圆半导体设计公司BeSang公司。 BeSang公司制作的用于演示的芯片在其控制逻辑上使用了1．28亿个垂直晶体管,用作内存位单元。该芯片的设计在国家Nanofab中心（韩国大田）和斯坦福Nanofab（美国加州）进行。BeSang公司称,该工艺由25个专利所保护,将允许Flash、DRAM以及SRAM放置在逻辑电路、微处理器以及片上系统上。     

新闻

Synopsys公司最近在北京举办了大型春季技术交流会。今天,无论是电子商务、无线通信还是多媒体技术其核心是芯片特别是系统芯片(SOC)。据预测2000年以后40％新设计的芯片将是越过100万门电路、200MHz主频,采用0.25微米以下工艺的芯片。会上Synopsys公司针对先进的SOC设计技术,重点介绍了以下几方面技术:利用先进的综合、布局、全局布线、时序分析等技术组成的新一代纳米级电路设计流程:围绕第三代移动通信的系统设计和验证的解决方案,特别是基带IC设计及标准一致     

高通与三星电子建立新的供应合作关系

高通公司11月22日宣布．与三星电子有限公司建立新的制造合作伙伴关系。三星将利用其在处理技术，开发和资产方面的巨额投资为高通提供基于CMOS的先进处理技术和制造服务。高通和三星建立新的制造合作伙伴关系进一步扩大了两家公司的现有合作，双方将在现有和未来技术需求方面通力合作，其合作计划包括使用三星的90纳米（nm）和小于90纳米（nm）节点工艺制造最高端的芯片上系统（SOC，system－On—a—chip）产品。