几种典型数字图像中值滤波算法的对比分析

中值滤波方法是图像去除噪声的重要方法之一,广泛应用于数字图像处理中。本文为了更好地检验滤波方法的效果,在图像中添加随机和椒盐两种常见噪声,对多级中值滤波、开关中值滤波和极值中值滤波算法进行仿真,以峰值信噪比和归一化均方差（NMSE）作为客观评价标准,对几种典型中值滤波算法进行了对比分析。结果表明,中值滤波既可以去除图像中的噪声又能保护图像的边缘和轮廓。     

基于自适应中值滤波的图像去噪技术研究

中值滤波和自适应中值滤波被广泛地应用于消除图像的椒盐噪声。传统中值滤波算法无法根据图像噪声浓度改变窗口尺寸,并且噪声浓度过高时,中值滤波算法基本失效。自适应中值滤波算法可以根据椒盐噪声浓度大小对窗口尺寸进行改变,在高浓度噪声干扰下仍然具有较好的去噪效果。针对椒盐噪声,对中值滤波算法和自适应中值滤波算法去噪结果进行比较。通过仿真实验对图像添加不同浓度的椒盐噪声,并分别使用中值滤波算法和自适应中值滤波算法进行噪声去除,实验结果表明,在去除椒盐噪声方面,自适应中值滤波克服窗口尺寸局限性后,比中值滤波具有更好地去噪效果,能很好地保留图像细节,且它的信噪比、峰值信噪比数值最大,均方误差的值最小。     

比较编码的中值滤波快速算法及FPGA实现

为了解决传统中值滤波算法不能满足图像预处理系统实时性要求的问题,提出了一种基于比较编码的图像中值滤波快速算法,并运用VerilogHDL硬件描述语言在Xilinx公司的FPGA上进行了设计实现和功能仿真实验．实验结果表明该算法完成图像3×3窗口的中值查找运算需要6个时钟周期,16次数值比较,远高于其他算法的处理效率,非常适合应用于对实时性要求严苛的图像预处理系统．     

基于迭代中值滤波的自适应两级排序滤波算法

针对图像去噪时往往会改变未受噪声污染像素的灰度值的问题，提出了一种去除图像中椒盐噪声的新型滤波算法．该算法采用两级滤波，并在两级滤波之间通过自适应算法确定未受噪声污染但在第一级滤波中被滤除的像素，以保持这些像素的原灰度值不变，保护了图像的真实性；同时在第一级滤波时采用迭代中值滤波，使滤波效果更佳．实验结果表明，所提出的滤波算法的效果优于现有的滤波算法，尤其是噪声密度超过0．3时，该算法的优势更加明显．     

雷达轴角测角系统的FPGA实现及协同仿真

结合数字信号处理理论,提出了基于最新的嵌入式FPGA技术的新测角方法,介绍了运用三角变换测角的原理及实现.系统仿真中,引入了新的仿真工具Link for Modelsim,打破了软硬件间的屏障,加快了系统的功能验证.实验结果表明:该测角方法精度高、转换速度快、成本低、实用性好,结果直观、操作简单、效率较高.     

一种改进的极值中值滤波算法

针对极值中值滤波算法在去除噪声时存在误检率较高的问题,提出了一种改进的噪声检测去噪算法。该算法首先采用改进的噪声检测方法,进一步减小误检率和漏检率;然后利用信号点对噪声点滤波。经过仿真实验并与其他方法对比分析表明,该方法能够在去除图像噪声的同时保留图像的细节,有效提高图像的输出信噪比。     

应用极值点检测的自适应中值滤波

针对图像中存在的椒盐噪声,提出一种新的基于极值点检测的自适应中值滤波方法。该方法通过对极值点的检测确定图像中可能存在的噪声点,并标记噪声点;然后采用窗口尺度可伸缩的自适应中值滤波方法对噪声点进行滤波。实验结果表明:自适应中值滤波方法在有效去除椒盐噪声的同时很好地保护了图像细节。通过与一些其他改进滤波算法的比较,证明了该方法具有更好的性能。     

基于迭代中值滤波的自适应两级排序滤波算法

针对图像去噪时往往会改变未受噪声污染像素的灰度值的问题,提出了一种去除图像中椒盐噪声的新型滤波算法.该算法采用两级滤波,并在两级滤波之间通过自适应算法确定未受噪声污染但在第一级滤波中被滤除的像素,以保持这些像素的原灰度值不变,保护了图像的真实性;同时在第一级滤波时采用迭代中值滤波,使滤波效果更佳.实验结果表明,所提出的滤波算法的效果优于现有的滤波算法,尤其是噪声密度超过0.3时,该算法的优势更加明显.     

基于FPGA的中值滤波算法研究与硬件设计

本文以FPGA为平台,使用VHDL硬件描述语言设计并实现了中值滤波图像处理算法.在设计过程中,通过改进算法和优化结构,在合理地利用硬件资源的基础上,有效地挖掘出算法内在的并行性,采用流水线结构优化算法,提高了处理速度.文中提出了一种快速中值滤波算法,可以大大节省硬件资源,同时提高了处理速度.     

基于FPGA的FFT信号处理器的硬件实现

在分析FFT基4－DIF算法流程结构基础上，利用XilinxFoundation的集成电子开发系统设计开发了实时FFT信号处理器，并在Xilinx公司的大规模强件XC40110XL上实现，全部设计方案采用VHDL描述，提高设计效率。     

一种基于FPGA的硬件神经网络设计方法

在FPGA硬件神经网络设计中激活函数的实现和数据表示方式是两个难点。本文提出了用非线性函数和21位定点法相结合来实现激活函数的逼近算法,采用源码定点表示法实现数据的硬件表示,明显减少了FPGA的资源占用,降低了激活函数逼近算法的复杂性和实现难度,最后,给出实际FPGA硬件神经网络设计实例并进行了仿真验证。     

应用于软件无线电的QDPSK调制解调算法的硬件实现

介绍了应用在软件无线电技术中的4进制相对相移键控调制解调算法原理,完成了该调制解调算法的MATLAB建模和仿真,设计了基于VerilogHDL语言的调制解调系统各个模块及整个系统的硬件,实现了基于QuartusII 6.0开发环境的功能仿真和综合.仿真结果显示,该设计方案成功地实现了基于FPGA的4进制相对相移键控调制解调算法,得到了预期结果.     

基于FPGA的基-4 FFT算法的硬件实现

针对高速数字信号处理的要求，提出用FPGA实现基-4 FFT算法，并对其整体结构、蝶形单元进行了分析．采用蝶算单元输入并行结构和同址运算，能同时提供蝶形运算所需的4个操作数，具有最大的数据并行性，能提高处理速度；按照旋转因子存放规则，蝶形运算所需的3个旋转因子地址相同，且寻址方式简单；输出采取与输入相似的存储器；运算单元同时采用3个乘法的复数运算算法来实现．     

基于FPGA的基-4 FFT算法的硬件实现

针对高速数字信号处理的要求,提出用FPGA实现基-4FFT算法,并对其整体结构、蝶形单元进行了分析.采用蝶算单元输入并行结构和同址运算,能同时提供蝶形运算所需的4个操作数,具有最大的数据并行性,能提高处理速度;按照旋转因子存放规则,蝶形运算所需的3个旋转因子地址相同,且寻址方式简单;输出采取与输入相似的存储器;运算单元同时采用3个乘法的复数运算算法来实现.     

软件无线电台频率源模块的FPGA实现

为实现全数字化、软件化和可编程化的软件无线电频率源模块，给出了一种实用的软件无线电频率源模块的FPGA实现方案．该方案利用DDS技术，使用高性能FPGA器件，基于VHDL和“兆功能”库设计，使所有过程软件化、数字化，输出信号更具有高精度、高稳定度等特点．仿真结果表明了该方案的正确性，     

基于FPGA的HDB3编解码器的设计与实现

为了满足基带传输系统中传输码型无直流分量、低频分量少、便于提取定时时钟和具有一定的检错能力等要求,选择HDB3码并结合FPGA集成度高、速度快的特点,用ALTERA公司的Cyclone系列FPGA芯片EP2C8T144C6实现了HDB3编解码电路的设计.该设计提高了整个通信系统的集成度,克服了分立硬件电路带来的抗干扰差和不易调整等缺陷.实验结果表明：系统的传输误码率低于10 6.该设计可应用到实际的通信系统传输中.