基于CPLD及C语言的等精度频率计设计

主要介绍了等精度频率测量原理,该原理具有在整个测试频段内保持高精度频率测量的优点;同时在该原理基础上,采用了Verilog HDL语言设计了高速的等精度测频模块,并且利用EDA开发平台QUARTUS Ⅱ3．0对CPLD芯片进行写入,实现了计数等主要逻辑功能;还使用C语言设计了该等精度频率计的主控程序以提高测量精度。本设计实现了对频率变化范围较大的信号进行频率测量,能够满足高速度、高精度的测频要求。     

基于FPGA的等精度频率计设计

本文利用FPGA(现场可编程门阵列)芯片设计了等精度频率计,该频率计的测量范围为0~100MHz。仿真和实验结果表明,该频率计有较高的实用性和可靠性。     

基于FPGA NiosⅡ的等精度频率计设计

介绍了一种利用FPGA芯片设计的等精度频率计.对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能,采用SOPC设计技术和基于Nios Ⅱ嵌入式软核处理器的系统设计方案,通过在FPGA芯片上配置NiosⅡ软核处理器进行数据运算处理,利用液晶显示器对测量的频率、周期、占空比进行实时显示,可读性好.整个系统在一片FPGA芯片上实现,系统测量精度高,实时性好,具有灵活的现场可更改性.     

基于CPLD的虚拟智能频率计的VHDL设计

介绍以CPLD为虚拟频率计核心，通过MAX PLUSⅡ开发平台，在Windows95/98下用Delphi5.0实现操作界面，由PC机Delphi5.0实现操作界面，由PC机中CPU对外周期信号实现10^-5精度的智能化频率测量的VHDL设计思想和实现方案。     

基于SOPC的等精度数字频率计设计

提出了一种等精度数字频率计的SOPC实现方法。该方法的关键是从性能和成本的要求出发配置嵌入式Nios II软核的微处理器系统,实现了＂FPGA＋嵌入式微处理器＂的无缝结合。频率计各参数测量由FPGA逻辑实现,计算、控制与显示由微处理器系统实现,二者结合完成对频率、周期、占空比、脉宽的测量。测试结果表明,该频率计的测量精度高、稳定性好、成本低、体积小。验证了SOPC实现等精度频率计是一种行之有效的新方法。     

基于单片机和CPLD器件的综合系统设计

基于CPLD器件与AT89C51单片机设计了一个综合系统,系统的硬件部分由单片机系统、时钟电路、通信电路、常用的外围电路（LED显示、模数转换等）和CPLD接口电路组成。软件部分采用硬件描述语言VHDL语言和汇编语言,可实现频率测量、采样控制和加法器等功能。     

基于单片机和CPLD的等精度测频系统

基于CPLD芯片与单片机AT89C51、AT89C2051,采用闸门测量技术实现等精度测频。CPLD的结构与功能由VHDL语言描述;单片机的控制与数据计算、处理采用C语言编程实现。利用单片机内部计数器产生闸门脉冲,控制CPLD对标准频率与待测频率的计数,计数值与实际待测频率值的转换和计算的结果用8位静态数码管显示。单片机与CPLD硬件接口采用独立工作方式。经实践验证,系统测频范围在100kHz4MHz之间,测频精度可达0．1%,系统运行正常,控制效果达到预期目标。     

微机继电保护中频率测量的CPLD实现

介绍了基于DSP的微机继电保护装置中频率测量的CPLD实现。分析、比较了测频率法、测周期法、等精度测频法等几种常用测频方法的原理及误差。着重介绍了测频系统中CPLD的设计与实现,给出了CPLD中的各功能模块,并且给出了频率测量的VHDL语言描述。由于采用了CPLD芯片来实现频率的测量,因而具有高集成度、高速性及高可靠性等优良特点。     

微机继电保护中频率测量的CPLD实现

介绍了基于DSP的微机继电保护装置中频率测量的CPLD实现.分析、比较了测频率法、测周期法、等精度测频法等几种常用测频方法的原理及误差.着重介绍了测频系统中CPLD的设计与实现,给出了CPLD中的各功能模块,并且给出了频率测量的VHDL语言描述.由于采用了CPLD芯片来实现频率的测量,因而具有高集成度、高速性及高可靠性等优良特点.     

利用高速并行BCD数减法实现等精度数字频率计的设计

利用Altera公司的FPGA（ACEX1K EP1K30TC144-3）器件为主控器。在软件上,采用VHDL硬件描述语言编程及并行BCD数减法实现BCD数除法的实现方法,极大地减少了硬件资源的占用。与单片机为主控器的频率计相比,软件设计语言灵活,硬件更简单,速度更快。实践证明,利用FPGA设计较复杂的数字系统,电路性能可靠,设计的周期较短,可移植性好,具有很强的实用性。该系统在1Hz-60MHz范围内,测量精度在全域范围内相对误差恒为十万分之一。     

基于CPLD的高精度数据采样系统的开发

以复杂可编程逻辑器件CPLD为核心的高精度数据采样系统不同于传统的以单片机为核心的数据采样系统,具有开发周期短、高集成度、高可靠性等优点。该系统以CPLD为核心,在Quaaus环境下,运用自顶到底的编程思想,采用VHDL语言实现了对数据的采样、转换、存储和传输。     

基于CPLD的PC普通键盘接口设计

根据PC(XT)普通键盘的数据传输协议,利用CPLD设计了其接口电路,通过它能方便地为8位单片机扩展标准键盘接口。文中详细介绍了PC(XT)普通键盘的数据传输协议和利用VHDL语言设计接口的原理及各模块在MAX PLUSII中的仿真结果。     

基于CPLD的水轮发电机组转速监控系统的设计

本文给出了采用CPLD的水轮发电机组转速监控系统的设计原理、系统配置和VHDL的语言描述,该设计具有结构简单、成本低和抗干扰性能强等特点。     

基于CPLD的电子密码锁设计

本文介绍了一种在MAX PLUSⅡ环境下,采用复杂可编程逻辑器件(CPLD)的新型电子密码锁设计方法,阐述了其工作原理和软硬件设计方法。该密码锁通过扫描电路、键盘译码电路、弹跳消除电路、比较电路和七段译码电路等实现了密码输入、数码清除、密码激活、电锁解除、密码更改和误码报警等功能。本论文对该密码锁的程序进行了功能和时序仿真,结果表明该密码锁的功能满足设计要求,能够实现正常开锁、上锁和修改密码。该密码锁体积小、功耗低、易于维护和升级,有很好的市场前景。     

基于CPLD的智能夹具设计

本文介绍了以EPM7256AETC144-10为核心的具有提示、报警和错误计数功能的智能夹具设计方法。该夹具已用于为提高电子产品电磁兼容性的生产实践中。它帮助生产操作人员严格按照规定的顺序安装屏蔽盖上的螺钉,从而改善了产品的性能。设计中使用VHDL语言和原理图2种方式编写程序,并采用MAXPLUSII软件进行编译、仿真。该夹具经过测试后性能比较稳定,较好地实现了生产过程中所需要的各项功能。     

基于CPLD的液晶显示屏与嵌入式处理器的接口设计

介绍了基于CPLD实现的TFT液晶显示屏与ARM嵌入式处理器接口设计方案。在对S3C2440A内置TFT-LCD控制器和LQ035Q7DH01液晶显示屏的时序详细分析基础上,提出了对CPLD的功能设计要求,并使用VHDL语言进行设计描述、功能仿真和时序分析。这种灵活的设计方案提高了系统的兼容性,降低了开发成本。     

可编程器件CPLD在邮件分拣系统中的应用

介绍了CPLD可编程器件LC4128在分拣系统中的应用，在介绍了LC4128的结构和性能后，给出了部分功能的VHDL语言编程实现，并进行了系统仿真。幕于CPLD设计的数字系统具有高度功能集成和易实现的特点。