用CMOS三值门电路构成的一种自校验二值逻辑系统

本文提出一种用CMOS技术实现三值门电路,再用这些门电路构成自校验二值系统的方案。这些门电路的所有单故障可以分为向中型、无中型及掩蔽型三类。论证了用这些门电路所构成的二值逻辑系统对所有向中型故障是完全自校验的。而对无中型故障,该系统是易于测试的。对此种故障提出了一种测试码产生方法。此外,分析了掩蔽型故障对系统的影响。     

一种快速循环冗余校验算法的Verilog实现

介绍了CRC编码的基本原理,由此推导了串行输入（位并行）字符组合m1m2…mk-1mk的CRC码的快速计算方法,以满足通信过程中,数据流的快速CRC编码要求。该算法特别适用于大数据块的CRC编码。随后。给出了算法的Verilog硬件描述语言的可编程逻辑器件的实现方法,并在ISE中用ModelSim进行了仿真,使用Synplify Pro得到了综合结果。     

海明校验译码器的一种实现方案

一、纠错的基本原理 在海明码校验中,是将k位信息位,经编码后,形成r位校验位,组成n=k+r位的码子。尽管字长是n,但它是由k位信息经一定的编码得来的。因此对一个n位字长的码子u,都可以用k个线性无关的n维向量,线性组合     

一种基于网点的自学习模糊逻辑系统

本文提出一种基于网点的构造自学习模糊逻辑系统的方法，并给出了易于实现的学习算法。     

循环冗余校验的软件及硬件实现

介绍了循环冗余校验的原理及软件和硬件实现方法，它是各种校验方法中效率较高的一种，其应用也越来越广泛。     

一种二值图像的阈值可视密码方案

目前提出的许多关于二值可视密码方案的论文都致力于研究在可视秘密共享方案里如何使像素扩展比较小或恢复图像的对比度比较高的问题。基于Shamir的秘密共享方案的思想,提出一种新的二值图像（k,n）-VCS可视密码方案。该方案利用二元域上线性方程组解的特征及多层（k,k）-VCS构造基础矩阵S⁰,S¹,给出一个强的访问结构,从而获得（k,n）-VCS可视密码方案更小的像素扩展。     

n中取m代码的完全自校验(TSC)校验口的一种新的设计方法

本文提出了为n中取m代码设计有效的完全自校验(TSC)校验■的一种新方法。该方法基于把输入码变量划分成任意的r类。本文确定了在m,n和r中必须保持必要的设计条件。校验■基本上由与1/2到1/2子校验■连接的m/n到1/2子校验■组成。所进行的成本分析指出,对于 n≤4m 的多由m/n 代码,r值导于3或4获得最经济的校验■。同早期的一些设计相比较,逻辑复杂性和测试复杂性方面有了很大的改进。     

单片机上软件实现循环冗余校验的方法

本文根据数学推导和工程实践的结果,论述了在单片机上如何运用软件方法,使生成多项式CRC─CCITT和CRC—16在串行同步通信中实现循环冗分校验的问题,并给出了详细的程序示例,还指明了用循环冗余校验的原理计算HDLC规程帧校验序列时的区别。     

一种用于UHF RFID系统循环冗余校验的新算法

基于ISO18000—6C协议标准的UHFRFID系统中的读写器和标签之间的通信,采用CRC5和CRC16循环冗余校验。目前UHFRFID系统中,收发数据的循环冗余校验都采用按位校验法,本文根据已有的循环冗余查表校验法,提出一种适用于ISO18000—6C协议标准的新型循环冗余校验算法,极大地提高了循环冗余校验效率,非常适合用于嵌入式实时系统通信。实验结果表明,该算法将CRC5校验的效率提高了17％,将CRC16校验的效率提高了27％以上。     

基于循环冗余校验的动态图软件水印方案*

针对动态图编码时间复杂度较高的问题,提出一种四进制编码方案,利用空间换时间的思想,通过增加两个专门用来编码系数的指针域,在空间复杂度不变的情况下,降低构造水印图的时间复杂度。同时借鉴计算机网络和数据通信的差错检验原理,提出一种基于循环冗余校验的动态图软件水印防窜改技术,实现了水印图的动态验证。实验表明,该方案提高了水印数据率,增强了水印抗攻击性,并使之具有一定的纠错能力。     

二值工作三值检测(B/T)自校验同步时序系统

二值工作三值检测(简称为B/T)自校验系统是一种特殊的三值逻辑系统。正常时,系统工作于二值状态,因此可与一般的二值系统兼容。其第三个逻辑值(中间逻辑值)用作故障指示信号,或在脱机测试时应用。文[1]研究了B/T自校验组合系统。本文将该研究扩展至时序系统,先逐步给出了B/T R-S、D、J-K等触发器的构成方案,分析了它们的故障特性。在此基础上得出了B/T自校验同步时序系统的一般结论。     

基于字节的循环冗余校验算法及FPGA实现

循环冗余校验码CRC编译码方法简单,检错、纠错能力强,误判概率低,已成为各种差错控制中最常用的一种编码检验方式.介绍了基于字节的CRC编码原理及校验规则,使用硬件描述语言VHDL实现CRC编码,完成了CRC编码器的FPGA实现.     

一种新型二乘二取二安全计算机系统

设计一种用于轨道交通系统的二乘二取二安全计算机系统,包括I/O模块、CPU模块和切换模块。在I/O模块中,利用动态电路实现数据安全输入及输出。在CPU模块中,提出一种基于以太网通信的同步表决方案。在切换模块中,通过输出回路控制实现主备之间的无缝切换。测试结果表明,该系统能够满足轨道交通系统对安全计算机平台的可靠性和安全性要求。     

二值逻辑系统中理论的随机发散度的分布

在二值命题逻辑系统的随机逻辑度量空间[(F(S),ρp)]中提出理论的[p]-随机发散度概念,指出理论的[p]-随机发散度是和随机两点分布序列[p=(p1,p2,?)]的具体取值密切相关的,证明了全体原子公式集[S]的[p]-随机发散度随着两点分布序列[p]的不同取值可以充满整个实数[(0,1]]区间。     

基于三取二冗余结构的安全计算机系统

设计一种基于三取二冗余结构的安全计算机系统。该系统由CPU模块、通信模块、安全输入输出模块组成,利用具有同步表决功能的三模同步表决总线、冗余控制器局域网总线和冗余以太网总线实现各模块间的数据通信,采用基于动态脉冲调制的三取二表决电路保证系统输出的安全性和可靠性。测试结果表明,该三取二安全计算机系统样机能够达到预期设计目标。     

实现IPsec的一种方案

介绍了IP层安全协议IPsec，包括其主要的加密技术AH和ESP、工作方式Transport mode和Tunnel mode、密钥管理技术IKE。探讨了几种可能的实现思路，介绍了笔者的一种设计方案，包括目标、需求分析、硬件和软件的总体结构，简要分析了这种设计方案的性能和需要完善的方面。     

一种DCS主控制器冗余优化设计与实现

针对DCS主从控制器切换过程中存在双主和“乒乓切换”问题,提出以PowerPC架构高性能处理器为核心的DCS主控制器冗余设计方案。该方案实现了控制器看门狗复位切主、自动抢主和智能升主等无扰冗余互锁切换逻辑,并利用PCI－E总线实现主从控制器数据同步。测试结果表明,该主控制器设计方案切实可行,显著提高了主控制器的可用性。     

一种知识库校验工具PKBV的设计与实现

以Petri网建模基于规则的知识库,并据此开发出知识库校验工具PKBV,该工具通过对Petri网可达性及不变量的分析计算,来检查知识库中常见的完整性与一致性错误,针对具有多领域知识库的复杂系统,PKBV具有抽取多领域知识库之间的关联规则并进行校验的功能,满足了复杂知识系统的校验需求。     

一种基于三模冗余令牌的自恢复控制器

针对集成电路特征尺寸进入纳米级后软错误率持续攀升的问题,本文以状态机拆分和三模冗余令牌为基础,提出更为可靠的自恢复控制器结构,并对典型基准电路进行了故障注入和仿真综合实验。结果表明,该结构以很小的硬件代价取得了更好的容错效果