基于SET/MOS混合结构的只读存储器设计

结合单电子晶体管的I-V特性和传统的CMOS工艺设计存储器的思想,设计实现了4×4位的只读存储器电路.该电路各主要组成部分均由单电子晶体管和MOS管的混合结构构成,通过对该电路进行SPICE仿真分析,验证了电路设计的正确性.研究表明,只读存储器的取数时间达到了纳秒级;该电路与纯SET实现的电路相比,驱动能力得到了提高;与传统晶体管实现的电路相比,具有高集成度、低功耗等优点.     

单电子数据转换电路

提出了两种新型的由单电子晶体管、MOS管和电容组成的数模转换(ADC)和模数转换(DAC)电路.这种混合ADC和DAC电路可在室温条件下工作且负载能力大,功耗低.对这种混合单电子晶体管和MOS管的ADC和DAC电路进行了仿真,仿真结果表明两种电路能够在室温条件下正常工作.采样频率达到100MHz以上,功耗约为0.1μW.     

单电子数据转换电路

提出了两种新型的由单电子晶体管、MOS管和电容组成的数模转换(ADC)和模数转换(DAC)电路. 这种混合ADC和DAC电路可在室温条件下工作且负载能力大，功耗低. 对这种混合单电子晶体管和MOS管的ADC和DAC电路进行了仿真，仿真结果表明两种电路能够在室温条件下正常工作. 采样频率达到100MHz以上，功耗约为0.1μW.     

单电子数据转换电路

提出了两种新型的由单电子晶体管、MOS管和电容组成的数模转换(ADC)和模数转换(DAC)电路.这种混合ADC和DAC电路可在室温条件下工作且负载能力大,功耗低.对这种混合单电子晶体管和MOS管的ADC和DAC电路进行了仿真,仿真结果表明两种电路能够在室温条件下正常工作.采样频率达到100MHz以上,功耗约为0.1μW.     

基于MOS晶体管的低频功率放大器设计与实现

功率放大器是＂电子技术＂课程中一个重要内容。本文结合第九届全国大学生电子设计竞赛,介绍了一种由分立的大功率MOS晶体管实现的低频宽带功率放大器系统设计。该系统由阻抗匹配电路、前置放大电路、低通滤波电路、带阻滤波电路和功率放大电路组成。测试结果表明设计满足指标要求。     

SET/CMOS混合器件研究

阐述了纳米线和纳米管电子器件的研究状况,对两种SET/CMOS基本混合器件的结构和应用以及仿真实现方法进行了论述。总结了SET/CMOS混合器件的特点。对纳米电子器件的发展进行了展望。     

用于智能功率集成电路中的LDMOS/LIGBT混合结构

本文提出了一种新型的LDMOS/LIGBT混合结构.它兼具LIGBT的驱动能力强和LDMOS的速度快的特点,并且衬底电流小,能很好的抗闭锁.利用此结构可在很宽的电压范围内得到一稳定的输出信号.数值模拟和实验表明此结构对实现智能功率集成电路中的高、低压端信号传输具有突出的优点.     

一种基于SET的A/D转换电路设计新方法

文章基于单电子晶体管SET（Single Electron Transistor）出了一个A／D转换电路．这种电路完全利用了SET库仑振荡效应，能够在室温度下正常工作。说明了采用该方法设计n—bitA／D转换电路仅需要一个电容分配器（由2n一2个电容构成）和2n个SET。同时给出了一个3-bit的A／D转换电路的设计实例，仿真结果表明．该电路可在室温下工作并具有良好的精确度。     

神经MOS晶体管在A/D和D/A转换器中的应用

神经MOS晶体管是一种具有多输入栅加权信号控制和阈值可调控的高功能度的新型器件。以神经MOS晶体管的Pspice宏模型为模拟和验证的工具,讨论了基于这种器件的A/D和D/A转换器的设计思想和方法,证明了他能很大程度地减少晶体管数目,简化电路,对实现高密度集成的ULSI系统的设计和实现有重要意义。     

基于PSpice的单电子器件模型创建及其应用

单电子晶体管(SET)有望被广泛应用于新一代集成电路技术中.PSpice是一款适用于PC机的电子电路仿真软件,但PSpice标准库不提供SET器件模型及相应元件的图形符号.为了采用图形化输入方式绘制SET电路并进行仿真,首先利用模型编辑器将Lientschnig的SET-Spice宏模型生成SET库文件,然后在Capture中创建SET图形符号.在此基础上,采用图形化输入方式绘制了测试SET特性的电路图以及互补型SET反相器.仿真结果表明,所建SET图形符号具有正确的器件特性,SET反相器也具有正确的逻辑功能,适用于在PC机上应用PSpiee软件进行SET电路的图形化输入工作,具有直观方便的特点.     

神经元晶体管的研究进展

神经元晶体管是20世纪90年代初发展起来的一种新型功能器件，具有在栅上对所有输入信号进行加权求和的功能，有广泛的电路应用范围。文章介绍了神经元晶体管的产生背景、基本结构和工作原理；并对其发展现状和未来趋势进行了深入的讨论。     

采用多输入浮栅MOS器件的四值编-译码电路设计

提出一种采用多输入浮栅MOS管设计具有可控阈值功能的电压型多值逻辑电路的方法.对每个浮栅MOS管的逻辑功能均采用传输开关运算予以表示以实现有效综合。在此基础上提出了一种新的电压型多输入浮栅MOS四值编码器和译码器设计。所提出的电路在结构上得到了非常明显的简化,并可采用标准的双层多晶硅CMOS工艺予以实现。此外,这些电路具有逻辑摆幅完整、延迟小等特点。采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性。     

堆叠栅介质MOS器件栅极漏电流的计算模型

采用顺序隧穿理论和传输哈密顿方法并考虑沟道表面量子化效应,建立了高介电常数堆叠栅介质MOS器件栅极漏电流的顺序隧穿模型。利用该模型数值,研究了Si3N4/SiO2、Al2O3/SiO2、HfO2/SiO2和La2O3/SiO2四种堆叠栅介质结构MOS器件的栅极漏电流随栅极电压和等效氧化层厚度变化的关系。依据计算结果,讨论了堆叠栅介质MOS器件按比例缩小的前景。     

版图结构对MOS器件总剂量辐照特性的影响

在商用标准0.6μm体硅CMOS工艺下,设计了采用普通单栅及多栅版图结构的nMOS和pMOS晶体管作为测试样品,讨论其经过γ射线照射后的总剂量辐照特性.辐照中器件采用不同电压偏置,并在辐照前后对器件的源漏极间泄漏电流、阈值电压漂移及跨导特性进行测量.研究表明nMOS总剂量效应对器件的版图结构非常敏感,而pMOS的总剂量效应几乎不受版图结构的影响.     

铁氧体驱动与双路功率MOS单片集成电路研究

介绍了一种集成低压铁氧体驱动器和功率MOS管的单片集成电路。其内建驱动器工作电压9 V,功率MOS管极限电压大于80 V,工作电流3 A。该电路内含D/A转换器、双路比较器、触发器和组合逻辑电路,以及过频过压保护等功能,采用键合SOI深槽的CMOS/LDMOS工艺制作。     

8状态32QAM维特比译码器的硬件设计

由于格状编码调制可以在相同的频带利用率下使信号得到２．５５－７．３７ｄＢ的编码增益，所以得到了广泛的应用。鉴于ＴＣＭ的维特比译码器在ＨＤＴＶ系统实现中具有的重要作用，本文开展了对维持比译码器的硬件设计工作。     

MOS器件中寄生双极型晶体管模型参数的提取

在晶体管GP模型基础上,采用Silvoca公司的UTMOST模型参数提取程序,得到一种双极型晶体管模型参数的提取方法.用此方法对PCM测试芯片的寄生三极管进行参数提取和模拟,模拟结果与测试结果符合得较好.     

甚高频通信电台译码电路替代设计

航空电子装备目前大多采用中、大规模集成电路或专用集成电路,这为设备维修带来难度,这时可根据电路的功能重新进行设计,对整个插件进行替代,在维修某型飞机上的甚高频通信电台译码电路时就采用了这种方法.文中讨论了该电台译码电路插板重新设计中的问题,介绍了利用卡诺图设计该电台译码电路的方法,通过建立可靠性框图和数学模型,对设计的译码电路进行可靠性预计和环境适应性试验,保证了译码电路插板的可靠性.     

译码器在数字电路设计中的应用

译码器在数字系统中具有重要的地位,它除了常为其它集成电路产生片选信号之外,还可以作为数据分配器、函数发生器用。以TTL系列中规模芯片3/8线译码器74HC138为例介绍了译码器在电路设计中的应用。