共查询到18条相似文献,搜索用时 125 毫秒
1.
采用微带结构研制出三毫米波段二次谐波混频器.该混频器核心器件采用型号为MS8251的GaAs梁式引线肖特基势垒二极管对.根据二次谐波混频器对本振、射频和中频网络的要求,先用谐波平衡法分析出反向并联二极管对在本振信号单独激励下的大信号阻抗,由此设计出本振网络;然后模拟出该器件在大信号本振激励下的小信号射频输入阻抗,并由此... 相似文献
2.
3.
4.
为满足星载辐射计系统应用,提出了一款220 GHz次谐波混频器。基于平面GaAs肖特基二极管3D电磁模型,混频器电路和结构优化设计采用HFSS和ADS联合仿真实现。通过在50μm厚的石英基板上倒装反向并联二极管对以及采用纳米银胶将基板粘接在硅铝波导腔的工艺方式,设计并加工实现了一款210~240 GHz分谐波混频器,单边带最小变频损耗仿真结果为7.33 dB,实测变频损耗优于9.6 dB。按照某卫星规定的各项环境试验条件验证其在不同环境条件下的性能,结果证明该混频器试验前后一致性较好。 相似文献
5.
6.
8毫米4次谐波混频器 总被引:1,自引:1,他引:0
本文对8毫米4次谐波混频器进行了大信号分析和小信号分析,并设计制作了一个微带结构的8毫米4次谐波混频器。当本振率f_p为7.65GHz、功率为14dBm时,测得的变频损耗为20.6db。 相似文献
7.
太赫兹波是电磁波谱中最后一个未被全面研究开发的频率窗口,它的开发和利用具有重大的科学价值。介绍了一种太赫兹频段内340GHz基于肖特基势垒二极管的四次谐波混频器设计。应用高频场仿真软件(HFSS)以及谐波平衡仿真软件(ADS),对反向并联二极管对进行3D建模及阻抗频率特性分析,并在此基础上对混频器进行优化。最后,对该混频器进行加工和测试,结果表明,在327~343GHz频带范围内,变频损耗小于15dB,最优值为12.7dB。 相似文献
8.
采用反向并联肖特基二极管对设计了一种330 GHz二次谐波混频器。混频器电路采用微带结构,使用波导-微带探针耦合的形式进行过渡;采用50 μm厚的石英作为基板,有效减小了电路体积;采用HFSS和ADS对电路进行仿真和谐波平衡仿真。仿真结果显示,混频器在310~350 GHz范围内的变频损耗优于9.5 dB,所需本振(LO)功率为3 dBm,有效降低了对本振的要求。 相似文献
9.
常温固态太赫兹谐波混频器是太赫兹系统应用中的关键器件。介绍了一款基于肖特基二极管的670 GHz四次谐波混频器的仿真与设计。在高频结构仿真软件(HFSS)中对准垂直结构肖特基势垒变阻二极管进行三维结构建模,采用基于谐波平衡算法的整体综合仿真方法对混频器进行仿真和优化。结果表明:在功率为10 mW的167 GHz本振信号驱动下,混频器单边带变频损耗在637~697 GHz射频频率范围内小于13.8 dB,3 dB变频损耗带宽为60 GHz;最优单边带变频损耗在679 GHz为10.6 dB。 相似文献
10.
采用微带混合集成电路技术设计了一款W波段二次分谐波混频器.通过分析二级管封装结构引入的寄生参量,提出了一种减小二级管并联寄生电容的方法.为了避免在W波段使用传统分谐波混频器中普遍使用的过孔接地及侧边平行耦合微带线带通滤波器,提出了一种改进型分谐波混频器结构.测试结果表明混频器在本振频率为45 GHz,中频频率为2.4 GHz时单边带变频损耗最小,最小值为8 dB.射频频率在90 ~ 100 GHz测试频率范围内,变频损耗的测量值小于10.5 dB. 相似文献
11.
介绍了一个基于石英基片的二毫米频段三倍频器.采用反向并联变容二极管对结构实现倍频.建立了该二极管管对的等效电路模型并提取了模型参数.设计实现的倍频器输入为K型接头结构,输出为WR-8波导结构.获得的倍频器在输出频率为112.8~118.2 GHz范围内,输出功率大于0 dBm,最大输出功率超过2 dBm,最小倍频损耗为... 相似文献
12.
为了在亚毫米波波段进行遥感探测,研制了450GHz的二次谐波混频器.混频器的核心部件是一对反向并联的肖特基二极管,长度为74μm,截止频率高达8THz.在石英基片上搭建悬置微带的匹配电路,并采用一分为二的金属腔体.在二极管的仿真中获得二极管管芯的输入阻抗,然后考虑二极管的封装、匹配电路,仿真得到混频器的单边带变频损耗为8.0dB,所需本振功率为4mW.测试表明,本混频器的单边带变频损耗的最佳值为14.0dB,433~451GHz之间的损耗小于17.0dB,3dB带宽为18GHz,所需的本振功率为5mW. 相似文献
13.
为了缓解微波频段频谱资源的日益紧张,对太赫兹频段进行探索,介绍了一款基于GaAs肖特基二极管的330 GHz次谐波混频器。设计采用了整体综合设计的方法,进行高频结构模拟器(HFSS)与先进设计系统(ADS)联合仿真。优化过程中,电路不连续性通过HFSS仿真结果表征,电路传输特性和二极管非线性特性由ADS仿真结果表征,通过优化传输线参数,实现优化电路的目的。此方法增大了仿真优化空间,降低了设计难度。仿真结果显示,在300~350 GHz频段内,混频器的变频损耗小于8 dB。 相似文献
14.
肖特基二极管混频器是毫米波太赫兹频段的超外差接收机中的关键器件,其研制对于太赫兹通信和雷达应用具有重要意义。本文描述了一种基于低寄生参量肖特基Z-极管DBES105a的140GHz二次谐波混频器(SHM)的仿真设计和制作测试。为了计算二极管特性阻抗,通过对二极管半导体物理结构的研究,建立了肖特基二极管三维电磁仿真模型。次谐波混频器采用波导腔体悬置微带线结构,通过HFSS+ADS联合仿真设计。仿真结果显示,在65GHz,7dBm本振信号激励下,140GHz频点处的SSB转换损耗为6.3dB,1dB转换损耗带宽为14GHz,DSB噪声温度小于400K。测试结果显示,最低SSB转换损耗为26dB/135GHz,3dB转换损耗带宽为8GHz。 相似文献
15.
通过测量肖特基二极管的I-V和C-V曲线,建立等效电路模型.利用三维电磁场和谐波平衡仿真工具分别进行三维结构仿真和电路宽带匹配,最终实现混合集成方式的0.67THz谐波混频器设计.测试结果表明:混频器中心频率为0.685 THz,射频3 dB带宽为47 GHz,双边带变频损耗13.1~16 dB,在685 GHz双边带噪声温度最低值为11500 K. 相似文献
16.
《AEUE-International Journal of Electronics and Communications》2014,68(2):138-142
This work describes the design and implementation of an ultra-low voltage, ultra-low power fully differential low noise amplifier (LNA) integrated with a down-conversion mixer for 2.4 GHz ZigBee application. An inductive-degenerated cascoded LNA is adapted and integrated with a double-balanced mixer which is targeted for low-power application. The proposed design has been extracted and simulated in a 0.13 μm standard CMOS technology. With a power consumption of 905 μW at a voltage headroom of 0.5 V, the proposed LNA-mixer integration reaches out to an integrated noise figure (NF) of 7.2 dB, a gain of 22.3 dB, 1 dB compression point (P1 dB) of −22.3 dBm and input-referred third-order intercept point (IIP3) of −10.8 dBm. 相似文献
17.
18.
采用ACST公司准垂直结构混频二极管对0.45 THz次谐波混频器进行优化设计。提出一种电路拓扑结构,使得电路结构紧凑且易于匹配。在对二极管结构分析与建模的基础上,利用射频电路仿真软件ADS及电磁场仿真软件HFSS对混频器电路及结构进行整体优化设计,得到理想情况下单边带变频损耗最小值6 dB,三分贝带宽大于30 GHz,所需本振驱动功率3.8 mW。仿真结果表明,该电路拓扑结构适用于采用反向并联肖特基二极管对实现次谐波混频器设计。 相似文献