一种NAND Flash存储器抗辐射加固方法

随着宇航事业的飞速发展,迫切需要一种稳定的非易失存储器,NAND闪存具有功耗小、速度快等特点,在宇航领域有广阔的应用前景.分析了NAND Flash的辐射效应和错误模式,设计了一种基于RS( Reed - Solomon) - RM(R- eed - Muller).级联纠错编码的软件加固方法,该码具备很强的纠随机错误和突发错误的能力.级联码译码器中采用流水线技术以及兵乓操作进行加速,数据吞吐率得到保证.     

NAND Flash控制器中RS码的设计与验证

由于工艺制约,NAND Flash存储器会出现位差错现象,为此引入了RS码保证其数据完整性和正确性.在研究RS码基本原理基础上,给出了编码和译码的电路实现,其中采用并行结构实现钱式搜索电路、采用流水线架构实现译码.与传统方法相比,该实现缩短了计算周期,提高了最高工作频率.在Quartus平台下对RS编译码模块进行功能仿真,仿真结果表明,该纠错码能够满足NANDflash存储器纠错要求,是一种正确适用的纠错方案.     

RS码在水声数据无线传输中的应用研究

在介绍RS纠错编码原理的基础上,将其应用于水声数据的无线传输中.在仿真环境以及联机实验中,对RS码应用前后的纠错效果进行了分析比较.结果表明,在纠错范围内,水声数据无线传输的可靠性得到了有效提高.     

基于CCSDS建议的纠错码技术研究

CCSDS标准的信道编码技术包括级联码和低密度奇偶校验码2种。论文首先介绍了级联码的基本原理和性能,然后深入研究了低密度奇偶校验码的体系结构和纠错性能,最后比较了CCSDS标准与DVB-S2标准、IESS标准信道编码技术在航天系统中的优势。相比于DVB-S2标准,CCSDS标准LDPC码的FPGA实现更加简单和灵活,相比于IESS标准级联码,CCSDS标准LDPC码拥有更高的编码增益和更高的编码效率。     

RS(255,223)码的编译码软件实现

为了实现RS（255,223）的软件编码和译码,在对纠错技术进行研究的基础上,采用高级语言设计了此码的编码和译码算法。实验表明,软件实现的RS纠错编译码算法是高效的。     

光盘的检纠错编码技术

本文对光存储系统中的检纠错技术进行了研究，重点研究了用于光存储系统的检纠错编码技术及ＲＳ码在光存储系统中编码和译码的实现过程，目的在于寻求一种在窄道宽数据通道下采用检纠错编码的方法。     

NAND Flash控制器的BCH编/译码器设计

提出一种应用于NAND Flash控制器的并行BCH编/译码器,在译码阶段引入流水线操作和分组预取译码操作,提升BCH码的译码效率。实验结果表明,在NAND Flash的2 KB页读取操作中,该编/译码器纠正8 bit的随机错误只需要565个周期的译码时间,是采用按页预取译码方式所需时间的1/4。     

纠错编译码技术在JTIDS中的应用

JTIDS系统是16号数据链系统的通信部件,将指挥控制系统、计算机及各种数据终端组成有机的无缝网络系统,实现作战信息资源共享,为保证数据信息安全可靠的进行交换,其消息传输格式采用了RS纠错编译码、CRC检错编码及交织编码等纠错编码技术.通过分析JTIDS中的RS编译纠错码原理,利用Matlab 6.5,在AWGN信道模式下,以MSK为调制方式,对JTIDS的固定消息格式在RS码和交织编码等纠错编码技术中的信号比特差错概率进行了仿真分析.分析表明利用RS码和交织编码等技术,在纠错范围内比特差错概率较不用纠错编码技术时有着明显的改善,即数据信息传输的安全性可靠性更高.     

卫星通信高速数据传输纠错技术新进展

本文扼要介绍最近卫星通信高速数据传输中采用纠错编译码技术的新进展,说明120Mb/s TDMA/DSI系统中BCH(128,112)码,45Mb/s IDR R3/4 Viterbi译码,以及70Mb/s卷积码与Reed-Soloman码级联等三种典型纠错的生成多项式,并行编译码技术及性能。它们对于卫星通信传输高速数字图像信号是非常有用的。     

基于BCH纠错算法的编解码器设计与实现

随着NAND Flash存储单元的快速发展，存储密度增加使得器件的出错概率增加，为此提出了一种优化的BCH编解码器结构，编码和解码过程每个时钟周期可以并行处理16位数据，其中译码电路中的伴随式模块、错误位置多项式模块与钱氏(Chien)搜索模块采取三级流水线结构，纠错和检错阶段可以同时进行，有效地提高数据的处理速度和纠错速度。在完成电路的RTL设计后利用VCS工具完成了电路的仿真验证，结果表明在传输8 192 bit数据生成672校检因子情况下实现了48位纠错，工作频率最高支持200 MHz。     

基于FPGA的NAND Flash控制接口电路设计

本文在比较NAND Flash的优、缺点,分析控制接口电路的功能特性的基础上,论述了主控器的设计实现方法,通过写控制字的方式将复杂的NAND Flash接口映射为简单的SRAM接口。并根据ECC算法原理,阐述了ECC校验码生成、查错与纠错的实现方法。本文设计的NAND Flash控制接口电路的操作指令在Xilinx的Spartan-3Board上得到了功能验证,工作频率达到100MHz。     

一个基于纠错码和DCT变换的盲水印算法

提出了一个基于纠错码和DCT变换的图像盲水印算法,该算法利用图像置乱技术和纠错码方法生成水印序列。对不用纠错码、用汉明码和用BCH码的三种水印方案进行了仿真,结果表明利用纠错码的水印方案具有更好的鲁棒性。     

Polar-coded forward error correction for MLC NAND flash memory

With the ever-growing storage density, high-speed, and low-cost data access, flash memory has inevitably become popular. Multi-level cell (MLC) NAND flash memory, which can well balance the data density and memory stability, has occupied the largest market share of flash memory. With the aggressive memory scaling, however, the reliability decays sharply owing to multiple interferences. Therefore, the control system should be embedded with a suitable error correction code (ECC) to guarantee the data integrity and accuracy. We proposed the pre-check scheme which is a multi-strategy polar code scheme to strike a balance between reasonable frame error rate (FER) and decoding latency. Three decoders namely binary-input, quantized-soft, and pure-soft decoders are embedded in this scheme. Since the calculation of soft log-likelihood ratio (LLR) inputs needs multiple sensing operations and optional quantization boundaries, a 2-bit quantized hard-decision decoder is proposed to outperform the hard-decoded LDPC bit-flipping decoder with fewer sensing operations. We notice that polar codes have much lower computational complexity compared with LDPC codes. The stepwise maximum mutual information (SMMI) scheme is also proposed to obtain overlapped boundaries without exhausting search. The mapping scheme using Gray code is employed and proved to achieve better raw error performance compared with other alternatives. Hardware architectures are also given in this paper.     

NAND Flash在嵌入式系统中的应用

首先比较了嵌入式系统中两种常用的Flash器件,指出Nand-Flash的优势.然后以SUMSANG公司的K9F1G08为例介绍了Nand-Flash的组织结构与硬件接口.最后简要论述了Nand-Flash驱动程序的编写要点.     

Verifying the Implementation of an Error Control Code

This document describes how the FORTE STE-based formal verification system was used to verify the RTL implementation of an error control code. The error control code considered is linear: its encoder and decoder proceed by matrix multiplication. Although that function is in essence combinational, its implementation in a high-performance microprocessor is done in a pipelined fashion. The additional state elements introduced by the pipelining quickly push an SMV-style model checker to its capacity limits. With the case-study presented in this document, we show that an STE-style model checker is better suited for this problem. We present two instances of the ECC verification problem. For the first we were able to combine an encoder and a decoder into one model for verification. For the second, such a combination was not possible and we resorted to verifying properties of a matrix that we extracted from the implementation.     

嵌入式Linux下NAND存储系统的设计与实现

讨论嵌入式Linux下与NAND闪仔存储设备相关的Linux MTD子系统、NAND驱动，并就与NAND闪存相关的文件系统、内核以及NAND闪存存储没计所关注的问题如坏块处理、从NAND启动、当前2．4和2．6内核中NAND通用驱动所存在的缺陷进行讨论并给出解决方案。以Omap161x H2开发板为例，给出了NAND闪存存储实现实例并指出设计中需要关注的问题。     

U-Boot在s3c2410上的移植及功能扩展

考虑到Bootloader在嵌入式系统开发及产品升级方面的重要性及近年来NAND Flash闪存在嵌入式系统应用中的广泛性,提出了U-Boot从NAND Flash闪存设备启动的方法.详细地介绍了U-Boot源码结构及其启动流程,并分析了NAND Flash闪存工作原理及操作方法,实现了U-Boot从NAND Flash闪存启动以及U-Boot以命令行形式操作NAND Flash的功能.最后,实验结果表明了U-Boot在s3c2410处理器上成功的移植.     

MIMO-OFDM系统空时编码技术的研究

结合现代移动通信系统的主要技术,主要针对多输入多输出天线系统（Multiple-Input Multiple-Output,MIMO）、正交频分复用（Orthogonal Frequency Division Multiplexing,OFDM）技术和空时编码技术进行了研究。首先介绍了MIMO技术的发展现状和基本原理;然后介绍了OFDM技术的发展现状和基本原理,并分析该技术的优缺点,分析MIMO-OFDM系统形成的必然性及该系统的关键技术;最后介绍了3种典型空时编码技术,即分层空时码、空时网格码和空时分组码的编译码原理,并利用MATLAB软件对上述内容进行了仿真分析和比较,从而得出MIMO技术、OFDM技术和空时编码技术的结合将是未来移动通信发展的方向。     

基于NAND闪存的固态盘技术研究

基于NAND闪存的固态盘具有非易失、访问速度快、体积小、抗震性好以及功耗低等诸多优点,能较好缓解I/O性能瓶颈问题,已经成为学术界和产业界关注的一个研究热点.对基于NAND闪存固态盘的主要热点问题予以研究,介绍了基于闪存固态盘的技术特性,分析了其内部结构,对其关键实现技术着重进行了研究分析.     

WinCE系统中MLC型闪存的编程支持研究

基于WinCE6．0操作系统,以实现WinCE下驱动程序对MLCNAND闪存的支持及其驱动程序性能的提高为目的。介绍了NAND闪存驱动程序的整体架构;对Fish抽象层的功能及地址映射关系的建立进行分析,讨论了引用版本号的概念为MLCNAND闪存建立地址映射关系的过程,使Flash抽象层程序可以支持MLCNAND;对Flash介质驱动层进行分析,介绍了采用两片编程技术提高驱动性能的原理与实现,及4位EOC校验的步骤;经对两片编程与单片编程方式的写速度测试,结果表明前者比后者速度提高了92．2％。