共查询到20条相似文献,搜索用时 62 毫秒
1.
2.
文章针对刚挠结合板制作过程中出现的分层问题,通过设计正交试验优化了等离子参数处理聚酰亚胺覆盖膜,分析了聚酰亚胺覆盖膜表面的粗糙度与接触角的相关关系,并通过拉力试验和热应力试验对比聚酰亚胺覆盖膜前后的层压效果。实验结果表明:聚酰亚胺覆盖膜的表面粗糙度Ra和表面接触角成一定的线性关系;等离子最优参数(气体比(CF4:O2)0.1,功率11 kW,时间10 min,流量1500 ml/min)处理聚酰亚胺覆盖膜,使层间结合力提高了0.88 N,且热应力测试没有出现分层现象。等离子处理聚酰亚胺覆盖膜可有效地解决了刚挠结合板层间分离的问题。 相似文献
3.
4.
黑孔化效果的好坏直接决定导通孔镀层的电气连接性能,对挠性板的孔型、孔径大小、板材厚度等影响因素进行了研究,并通过电镀后的热应力试验进行表征,探讨了影响印制板黑孔化工艺效果的外在因素。结果表明:在钻孔后形成无钻屑、均匀的孔型有利于黑孔化工艺;在不同粘结层厚度的情况下,得出粘结层较薄的刚挠结合板的黑孔化效果较好,而粘结层较厚的刚挠结合板黑孔化效果表现为大孔径效果要优于小孔径。通过电镀后的孔铜厚度变化,揭示了黑孔液的导电性与电镀药液交换速率的相互作用机理。 相似文献
5.
等离子清洗是刚挠结合板去钻污的最重要的一个过程,它影响着镀铜与孔壁表面之间的结合力。获得平整、均匀的表面是金属化孔可靠性的重要保证。本文将从等离子机的腔体空间的均匀性、等离子机蚀刻时间的均匀性等研究着手,为等离子蚀刻均匀性研究提供可靠的实验环境。通过等离子蚀刻刚挠结合板不同材料的实验,并利用均匀设计的方法获得刚挠结合板用聚酰亚胺、丙烯酸胶及环氧树脂等不同材料的蚀刻速率与等离子蚀刻参数之间的非线性拟合关系。最后再根据方程进行讨论,获得刚挠结合板用材料蚀刻均匀性的参数。根据实验中,实验分析中出现的各种现象,本文等离子蚀刻提出最合理的机理解释,并使用该机理定性纠正非线性拟合方程中的拟合偏差。 相似文献
6.
含丙烯酸胶膜刚挠结合板钻通孔试验及其机理研究 总被引:3,自引:3,他引:0
为了提高刚挠结合板的挠曲次数,往往把挠性区做成两层或两层以上的分层结构。这种结构就要使用到单面软板。两个单面挠板的粘合一般都使用丙烯酸胶膜。和刚板不同的是,挠板中的PI(聚酰亚胺)和丙烯酸都有很大的塑性。钻完刚性区通孔后,孔内的挠板区由于材料还有一定的弹性恢复就会有几微米到几十微米的尺寸突出。在该区域,它与孔金属化铜层之间结合力会非常低。为此,本文将通过优化试验参数,获得最佳的试验参数,并通过机理的研究,指导制作出平整,优良的孔壁,获得优良的金属化孔。 相似文献
7.
8.
航天用刚挠印制板可靠性研究 总被引:1,自引:0,他引:1
通过分析影响航天用刚挠印制板可靠性的主要因素分层和金属化孔的质量,从刚挠印制板的设计、工艺控制等角度提出适合于航天用刚挠印制板的材料、关键工序工艺条件以及特殊检验要求。通过振动试验、加速度试验、加严热冲击试验、焊接后高低温循环试验等试验证明了高可靠性刚挠印制板可以应用于航天器产品,并给出航天用刚挠印制板具体的材料、生产工艺及关键工艺参数建议。 相似文献
9.
10.
11.
为了更好地满足生产质量要求,严格测试电路的全部功能及交直流参数是十分必要的。在多年测试实践基础上,文章提出了数字电路测试程序设计的概要。随着集成电路的集成度越来越高,功能更加强大,测试向量越来越大,测试时间也越来越长。为了降低测试成本,Teradyne J750测试系统以测试速度快的特点,顺应测试行业的发展,在行业中得到了广泛的应用。文中以74HC123芯片为例,对于一些数字电路关键测试技术在Teradyne J750测试机上的调试做出了较详细的阐述。 相似文献
12.
雷达领域插件级设计的模块化、软件化、标准化、继承性的推广使得针床测试台的性能价格比得以提高,我们基于美国TERADYNE公司的"Spectrum 8852"自动测试设备,完成了6个品种插件的测试夹具、软件开发.夹具开发的自动化程度高、价格低;软件上运用4种测试理念对插件进行全方位测试,互相覆盖、互相补充,提高了故障覆盖率和准确率,具有推广使用价值.同时也给出了一些我们在开发过程中遇到的、有关可测试性设计考虑的建议. 相似文献
13.
Specification reduction can reduce test time, consequently, test cost. In this paper, a methodology to reduce specifications during specification testing for analog circuit is proposed and demonstrated. It starts with first deriving relationships between specifications and parameter variations of the circuit-under-test (CUT) and then reduces specifications by considering bounds of parameter variations. A statistical approach by taking into account of circuit fabrication process fluctuation is also employed and the result shows that the specification reduction depends on the testing confidence. A continuous-time state-variable benchmark filter circuit is applied with this methodology to demonstrate the effectiveness of the approach. 相似文献
14.
15.
It has been shown that Very-Low-Voltage and Minimum-Voltage tests can detect defects that escape tests applied at normal voltages. Energy Consumption Ratio test, a recently developed current-based test, has shown its ability to reduce the impact of process variations and detect various types of defects. These tests may be used as supplements to traditional tests to ensure high quality product. In this paper, Very-Low-Voltage, Ultra-Low-Voltage (a modified version of Minimum-Voltage), and Energy Consumption Ratio tests are applied as supplemental tests along with existing traditional tests to a biomedical IC product. The effectiveness and efficiency of these supplemental tests are evaluated and compared with some major traditional tests. The effectiveness analysis indicates that Ultra-Low-Voltage and Energy Consumption Ratio tests identified potentially defective devices from the good devices. The efficiency analysis shows that Energy Consumption Ratio test is much more efficient than Very-Low-Voltage, Ultra-Low-Voltage, and major traditional tests. 相似文献
16.
17.
移动智能网中SCP的性能测试 总被引:8,自引:0,他引:8
移动智能网建设中,需要对SCP系统的性能进行测试,以保证最终的系统能够符合设计要求.在SCP性能测试中,压力测试和故障切换测试是两个主要方面,本文从测试需求、测试原理、测试方法等方面对这两类测试分别进行了简要的介绍. 相似文献
18.
19.
Testing time and power consumption during the testing of SoCs are becoming increasingly important with an increasing volume of test data in intellectual property cores in SoCs. This paper presents a new algorithm to reduce the scan‐in power and test data volume using a modified scan latch reordering algorithm. We apply a scan latch reordering technique to minimize the column hamming distance in scan vectors. During scan latch reordering, the don't‐care inputs in the scan vectors are assigned for low power and high compression. Experimental results for ISCAS 89 benchmark circuits show that reduced test data and low power scan testing can be achieved in all cases. 相似文献
20.
目前,测试应用正处在新的发展时期,众多软件企业已开始重视测试这个环节。现分析Web网站测试要点,着重介绍了如何设计黑盒测试用例用于网站功能测试,并提出了网站性能测试方案。结果表明,测试方案符合网站实际测试要求。 相似文献