CRC8校验算法及在飞机电气综合试验管理系统的应用

为了满足飞机电气综合试验管理系统高速网络通信中数据校验的要求,通过分析串行算法的不足之后采用并行算法实现CRC8校验。为了推导出CRC8校验的并行算法,首先通过描述除法电路结构和运算步骤,推导出串行算法及其实现电路,然后进一步通过演算实现其并行算法。这里首次给出了应用并行算法基于LabVIEW实现CRC8校验的方法,并将其应用于飞机电气综合试验管理系统。     

循环冗余校验码并行算法的FPGA实现

通过对CRC(循环冗余校验)码本身特点的观察与分析,推导出并行算法的逻辑关系,并利用VHDL语言设计一个CRC(24,8)码编码器,在QuartusⅡ平台下给出了该编码器的仿真结果,仿真结果表明与串行算法相比并行算法提高了校验速率。     

循环冗佘校验码并行算法的FPGA实现

通过对CRC（循环冗余校验）码本身特点的观察与分析,推导出并行算法的逻辑关系,并利用VHDL语言设计一个CRC（24,8）码编码器,在QuartusⅡ平台下给出了该编码器的仿真结果,仿真结果表明与串行算法相比并行算法提高了校验速率。     

一种并行CRC算法的实现方法

简要分析了CRC算法的基本原理.在传统串行CRC的实现基础上,介绍了一种快速的CRC并行算法,导出了32位并行CRC码的逻辑关系,推导过程简单.与查表法比较,此并行算法不需要存储大量的余数表,可以减少延迟.同时,这种并行处理方法也适合于其他位宽并行CRC码.最后,利用ISE开发平台和Verilog HDL硬件描述语言进行设计,实现了基于此并行算法的32位并行CRC-32码的编码器,并给出了仿真和综合结果.设计出来的CRC编码器,已经成功应用于以太网的接入系统中.     

CRC编码的并行算法与软件实现

循环冗余校验(CRC)由于其误码检测能力强,抗干扰性能优异,在众多的通信协议中得到广泛的应用.这里简要介绍了CRC编码算法的基本原理,在串行CRC编码基础上详细推导了CRC编码的并行计算原理,给出了该算法详细的软件实现过程,通过仿真验证了该算法的正确性和可行性,CRC并行算法大大提高了编码速率.     

总线协议中的CRC及其在SATA通信技术中的应用

分析了基于总线协议下的CRC校验关键技术的算法及实现原理。提出了一种适合总线协议生成多项式的CRC产生器与校验器的硬件电路实现方法。通过该方法,依照SATA国际I/O标准,编写的CRC产生器与校验器Verilog 代码,已通过VCS的仿真验证,并成功集成于SATA总线,实现了该总线的通信。该方案进行的CRC产生器和校验器设计,具有可靠性高,实用性广,便于提高工程开发效率等优点。     

基于FPGA超高频RFID系统并行CRC模块设计

根据CRC(循环冗余校验码)算法的原理,和ISO/IEC18000-6标准中超高频射频识别系统对校验电路的要求,分析串行CRC算法,提出了一种并行CRC算法。经Verilog-HDL语言编写该算法程序,在QuartusⅡ9.0软件上仿真。最终给出仿真结果以及并行CRC生成模块和校验模块,仿真结果证明并行CRC算法有效提高了系统中数据的处理速度。     

Xmodem协议中CRC算法的FPAG实现

基于解决Xmodem协议中CRC校验的目的,以经典的LFSR硬件电路为基础,采用了按字节并行运算CRC校验码,以及多字节CRC算法的方法。在Quartus II环境下,通过以VHDL语言仿真试验,得出Xmodem协议中CRC校验,以多字节循环并行CRC算法能够满足高速实时性要求的结论。     

短波ARQ通信中的CRC校验算法研究

在对CRC码生成原理进行分析的基础上,针对短波通信中数据串行输出的特点,给出了短波ARQ通信中CRC码的快速校验算法及其编程实现方法。与常用校验算法比较的结果表明,该算法不仅能够充分满足对串行数据CRC校验实时处理的需要,而且思路简单,易于编程实现。     

ROHC协议中CRC计算的硬件实现

ROHC协议是IETF专门针对无线链路的特点而设计的包头压缩规范,CRC码的产生、校验和更新是其中重要的组成部分.在分析CRC快速准确并行算法的基础上,针对ROHC中具体应用要求,给出其CRC计算的硬件并行实现设计方案,并用Verilog HDL语言编写代码进行了仿真和验证,结果表明此方案具有很好的实用性和灵活性.     

CRC算法在以太网数据帧中的应用及其硬件实现

文章介绍了CRC校验算法的原理,在串行CRC实现的基础上,对电路结构提出了改进,提出了CRC的并行计算,并基于Verilog HDL语言以CRC8为例说明了硬件电路实现方法。CRC校验广泛应用于数据通信、数据存储领域,结合IEEE802．3标准,说明了CRC算法在以太网帧FCS字段中的应用,并给出了CRC32_D16仿真结果。     

CRC循环冗余校验码并行算法的FPGA实现

CRC循环冗余校验是数字数据通信中最常用的差错控制编码方法之一。在多种通信协议的帧结构中有一个16位或32位的FCS(FrameCheckSequence),就是利用CRC编码保证数据帧的无误传输。本文阐述了CRC循环冗余校验码基本原理,根据实际系统需要,建立了并行处理算法的数学模型,并且在FPGA芯片中实现了该并行算法。     

基于SATA接口的并行扰码实现

通过对SATA协议和扰码原理的分析,在串行扰码的基础上,实现了一种基于SATA接口的并行32 bit扰码和解扰算法.数据传输速度快、时延小、更稳定,并行扰码比串行扰码能更好地满足SATA接口的高速传输时序.最后在FPGA上使用VHDL语言编程,对模块进行了验证.     

USB3．0中的CRC校验原理及实现

循环冗余码（CRC）是USB协议中重要的错误检测措施。在此分析了USB3．0数据包的基本格式以及USB3．0协议中CRC校验的特点,针对USB3．0数据高速传输的要求,设计实现并行发送端CRC产生和接收端CRC校验电路,功能仿真结果证明了其有效性。     

基于公式递推法的可变计算位宽的循环冗余校验设计与实现

循环冗余校验(CRC)与信道编码的级联使用,可以有效改善译码的收敛特性。在新一代无线通信系统,如5G中,码长和码率都具有多样性。为了提高编译码分段长度可变的级联系统的译码效率,该文提出一种可变计算位宽的CRC并行算法。该算法在现有固定位宽并行算法的基础上,合并公式递推法中反馈数据与输入数据的并行计算,实现了一种高并行度的CRC校验架构,并且支持可变位宽的CRC计算。与现有的并行算法相比,合并算法节省了电路资源的开销,在位宽固定时,资源节约效果明显,同时在反馈时延上也有将近50%的优化;在位宽可变时,电路资源的使用情况也有相应的优化。     

WiMAX数据传输加密方案设计与实现

AES-CCM算法是WiMAX采用的数据加密算法.通过深入分析AES-CCM算法原理,对802.16协议中CCM模式应用规则存在的安全隐患提出了改进措施.根据802.16协议中CCM模式的应用规则,在富士通3400 WiMAX开发板ARM+VxWorks平台下实现了802.16 MAC PDU的构建、AES-CCM算法、32位CRC校验、8位CRC校验.并且提出和实现了算法在WiMAX设备中的应用方法,最后采用应用模块对算法进行了测试,结果算法模块的正确性和可应用性.     

EPON中CRC校验码的并行算法实现

EPON是基于以太网技术的宽带接入,采用以太网的帧结构。文章详细介绍了EPON中CRC校验的原理和算法,给出了采用并行电路实现EPON中CRC产生和CRC校验的解决方案,然后用M odelsim进行了仿真。与串行电路相比,这种并行电路提高了CRC算法的实时性能,为进一步实现高速系统创造了条件。     

新型超高频RFID编解码和CRC电路的设计与实现

提出了一种新的超高频射频识别(RFID)标签芯片的数据编解码与循环冗余校验(CRC)计算同步进行的电路结构。该电路采用ISO/IEC 18000.6C标准协议,在数据编解码过程中同步进行串行CRC计算来提高系统数据的处理速度。采用FPGA进行仿真分析。结果表明,该设计方法可实现CRC编解码与RFID数据的编解码同步,即不占用额外的时钟处理CRC计算,从而满足超高频RFID的快速通信要求。所提出的串行CRC电路在SIMC 0.18 μm标准CMOS工艺下进行综合,其面积比并行CRC电路节省31.4%,电路算法更简单。     

基于FPGA的16bit CRC校验查表法设计

针对串行通信过程中常用的CRC校验,在Xilinx ISE 10.1中采用IP核建立RAM,用以存入16 bit CRC校验余式表中的CRC校验码,采用VHDL语言完成了16 bit CRC校验查表法的设计。基于Xilinx公司ChipScope Pro Analyzer虚拟逻辑分析仪,对其进行在线逻辑分析,验证了设计的可行性,并在实际应用中得以实现,且表现出良好的稳定性和准确性。