基于FPGA组的ASIC验证原型系统和逻辑分割算法的研究与实现

随着ASIC设计规模的增长和问题复杂度的增加，传统的逻辑验证方法已难以满足应用的要求。基于FPGA组的验证方法能有效缩短系统的开发周期，可提供更快、更彻底的验证，更能满足逻辑验证的需要。本文对验证系统的可配置互连结构和ASIC逻辑分割算法进行了研究，提出了相应的实现方法。     

高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

RS-PC译码器芯片设计的FPGA验证

在分析FPGA验证对ASIC设计的作用的基础上,提出了一种为了验证RS—PC译码器芯片设计的FPGA验证方案。该方案具有可测试性强,灵活和通用的特点。     

基于Xilinx UltraScale+VU9P FPGA的SoC原型验证系统研究

为应对So C设计规模增大、功能复杂化带来的芯片验证耗时太长的问题,通过讨论SoC系统与FPGA原型核心板资源的架构,按照从ASIC到FPGA的移植原理,设计实现一种基于Xilinx UltraScale+VU9P FPGA的原型验证系统。系统基于Xilinx Vivado工具完成逻辑综合、实现,并完成硬件子系统设计。使用逻辑电平转换器芯片,将FPGA原型的1.8V转换为SoC设计IO为3.3V电平的PAD,实现对3.3V标准电平的兼容。通过实验,在该系统上完成了大规模高性能SoC的软硬件协同验证,结果表明系统实现设计预期功能,有助于加快芯片整体的验证速度。     

基于FPGA原型的GPS基带验证系统设计与实现

随着SoC设计复杂度的提高,验证已成为集成电路设计过程中的瓶颈,而FPGA技术的快速发展以及良好的可编程特性使基于FPGA的原型验证越来越多地被用于SoC系统的设计过程。本文讨论了GPS基带的验证方案以及基于FPGA的设计实现,并对验证过程中的问题进行了分析,并提出相应的解决办法。     

基于FPGA的飞控系统数据存储器的设计与实现

数据存储器的广泛应用,对飞行器的的技术发展至关重要,因此提出了以FPGA为核心的数据存储器设计方法,探讨了一种RS-422的硬件接口电路,并对信号采用光耦隔离及施密特整形,保持了信号的准确性;同时分析了存储器的程序工作逻辑设计及FIFO的读取模式,保证了数据存储的完整性,最后阐述了一种FLASH存储模块的防护技术;试验表明了存储器可以完整记录飞行器发送的实时数据,证明了其应用的可行性,为飞行器的改进与维护提供了有效的依据。     

基于FPGA的在线重构设计方法

为了解决SRAM型FPGA和配置存储器中存在的单粒子反转现象导致的FPGA工作异常和配置失败问题,同时满足FPGA类产品在总装后可以通过和地面通信接口实现远程更新的需求,提出了三种基于Xilinx FPGA的软件重构方法。对于7 系列以下FPGA,采用ASIC在线重构技术,通过JTAG和SPI接口控制配置存储器读写实现在线重构,该方法简单,适用于多板卡应用场景;对于7系列FPGA,采用MultiBoot多镜像技术实现多镜像启动,通过直接更新M镜像的方式实现在线重构功能,该方法不需要外部控制芯片,电路简单,设计方便,适用于单芯片控制场合;针对ZYNQ类芯片,利用其内部的BootROM和FSBL功能,在配置存储器中通过多镜像方式实现在线重构设计,适用于高性能应用场景。三种方法保证了FPGA可靠启动,同时具备在线更新功能,可以保证在更新失败的情况下,依然可以运行旧版本或可以重新对其进行配置,增强了系统的安全性和可靠性。     

基于FPGA的SiP原型验证平台设计

随着嵌入式系统小型化和模拟数字/数字模拟转换器(ADC/DAC)性能需求的日益增长,如何在减小系统体积和功耗的前提下,提高ADC/DAC信号传输的可靠性,增加功能可配置性和信号处理可重构性,成为一大难题.为此,设计了一款基于FPGA的系统级封装(SiP)原型验证平台,该SiP基于ADC+SoC+DAC架构,片上系统(S...     

基于FPGA的智能卡验证平台设计

随着集成电路设计技术的发展和芯片集成度的提高,验证已经成为芯片设计流程中的主要瓶颈。本文设计了一个基于FPGA的智能卡验证平台,并对验证方法做了详细阐述。本文对于双界面智能卡芯片验证的成功实践,不仅是对FPGA验证理论的证实,而且验证的思路和方法对其他芯片有一定的指导意义。     

三相仿真电能表综合检定系统的设计

根据电力公司检定部门对电能表检定人员技能培训及考核的要求,设计了三相电能表综合检定系统.该系统由三相仿真电能表、接线检测模块和客户端检定软件三部分组成.采用ARM微处理器及Zigbee通信等技术仿真实现了电能表检定规程中电能表、检定设备和检定软件所要求的功能.实际应用表明,该系统大大提高了电力公司检定人员的检定质量和效果.     

基于UVM的存储控制器功能验证

采用通用验证方法学(UVM)搭建验证平台,以AHB总线上挂载的存储控制器为验证对象,重点分析了UVM验证平台的设计;采用传统的定向验证方法将很难遍历到所有情况,而通过UVM验证平台能够产生受约束的随机激励信号,对存储控制器进行全面的验证,并能自动收集功能覆盖率和分析验证结果;验证结果表明,该验证平台能有效地查出设计缺陷,达到覆盖率要求,减少验证时间,提高验证效率,且具有良好的可配置性和可复用性.     

基于Event-B的航天器内存管理系统形式化验证

内存管理系统位于操作系统内核的最底层,为上层提供内存分配和回收机制.在航天器这类安全攸关的关键系统中,其可靠性和安全性至关重要,必须要考虑到强实时性、有限空间限制、高分配效率以及各种边界条件约束.因此,系统通常采用较为复杂的数据结构和算法来管理内存空间,同时需要采用非常严格的形式化方法来保证航天器这类安全攸关系统的高可信性.对复杂内存管理系统的形式化验证也会较之前的验证工作带来更多难题,主要体现在：内存管理模块中的复杂数据结构的形式化描述;操作的规范语义;行为的建模;内部函数的规范及断言定义与循环不变式的定义;实时性验证等方面.本文拟针对这些问题,深入分析实际的航天器操作系统内存管理系统的特性;探索基于分层迭代的语义描述与验证的一般性方法与理论,并应用这些理论方法,来验证一个具有实际应用的航天嵌入式操作系统的内存管理系统.本文研究成果有望被直接应用于我国新一代的航天器系统上.     

面向安全关键内存管理系统分层验证方法

安全关键系统的失败会造成很严重的后果,确保其正确性非常重要.空间嵌入式操作系统是一个典型的安全关键系统,在其内存管理的设计上,必须保障其高效的分配与回收,同时对系统资源的占用降到最低.在传统的软件开发过程中,通常是在整个软件开发结束后再进行集中测试及验证,这样势必会造成开发进展的不确定性.因此,将形式化验证方法和软件工程领域内的“需求-设计-实现”的3层开发框架相结合,通过性质分层传递验证的方法,保证了各个层次间的一致性.首先,从需求层面的需求分析开始,引入形式化证明的思路,证明对需求层逻辑的正确性,从而可以更好地指导程序的设计.其次,在设计层面的验证可以极大地减少开发代码的错误率,证明设计算法和需要实现的函数之间调用逻辑的正确性.最后,在实现层,证明所实现代码与函数设计的一致性,并且证明代码实现的正确性.使用交互式定理证明辅助工具Coq,以某一国产空间嵌入式操作系统的内存管理模块为例,证明了其内存管理算法的正确性以及需求、设计、实现的一致性.     

存储系统功能验证方法浅析

IC日益增长的设计复杂性和在时间、代价方面的需求,使得验证工作很重要却又困难重重。传统的简单验证方法和手段已不能满足 要求,采用新的验证方法势在必行。以存储系统功能性的验证为例,介绍了目前流行的先进的验证方法.包括ABV(Assertion-based verification)和TBV(Transaction-based verification)。对ASIC芯片的一般功能验证流程也作了较为详尽的分析。     

片上多核处理器存储一致性验证

存储一致性验证是片上多核处理器功能验证的重要部分.由于验证并行程序的执行结果是否符合存储一致性模型理论上是NP难问题,现有的验证方法中只能采用一些时间复杂度大于O(n3)的不完全方法.发现在支持写原子性的多处理器系统中,两条执行时间不重叠的操作之间存在确定的时间序.通过引入时间序的概念,设计并实现了一种线性时间复杂度的存储一致性验证工具LCHECK.LCHECK利用时间序将验证局部化,使得在表示程序执行结果的有向图中,序关系边的推导和正确性检测都被限定在有限范围内.与现有其他方法相比,LCHECK时间复杂度低,对程序长度和访存地址数没有限制,因此验证效率更高.作为国产片上多核处理器龙芯3号的重要验证工具, LCHECK发现了一些存储系统的设计错误.     

基于DSP+FPGA+ASIC的实时红外图像处理系统

设计了一种高性能实时红外图像处理系统。针对红外探测系统,提出了DSP FPGA ASIC的图像处理架构,采用FPGA(EP1S10)实现非均匀性校正等图像预处理,自主研制的ASIC芯片实现图像多级滤波处理,DSP(TMS320C64X)实现红外小目标检测算法,构成处理能力强、接口可靠稳定的图像处理系统。实验测试表明,该实时红外图像处理系统工作稳定、可靠,满足系统性能指标的要求。